周圣澤，毛毛，蔡志剛

（工業(yè)和信息化部電子第五研究所，廣東 廣州 511370）

0 引言

系統(tǒng)級封裝（SiP：System in Package）為一種新型封裝技術，是將一個系統(tǒng)或子系統(tǒng)的全部或大部分電子功能配置在整合型基板內，而芯片以2D、3D 的方式接合到整合型基板的封裝方式。簡單來說，SiP 是將多種功能芯片，包括處理器、存儲器等功能芯片和/或相關無源元件集成在一個封裝內，從而實現(xiàn)一個基本完整的功能。與在印刷電路板上進行系統(tǒng)集成相比，SiP 具有能最大限度地優(yōu)化系統(tǒng)性能，避免重復封裝，縮短開發(fā)周期，降低成本，將存儲器與被動元件結合電阻器和電容器、連接器、天線等全部安裝在同一基板上等優(yōu)點。

由于SiP 具有新結構、新工藝等特性，當前，高可靠SiP 產品的考核評價存在較多的難點，主要原因是現(xiàn)有的國軍標體系中未有完全適用的通用規(guī)范，而且當前國軍標體系中的部分試驗方法標準中的試驗程序、試驗判據等存在不完全適用的情況。此外，由于SiP 產品的成本較高，其抽樣方式，以及內部元器件產品的質量與可靠性考核評價完整性也是行業(yè)內爭議的焦點。

1 SiP 考核評價要求的難點

1.1 成本高，難以大批量考核

SiP 產品內部集成了大量的元器件產品，其內部集成的元器件數(shù)量從數(shù)個到數(shù)百個不等。對于高可靠產品而言，其內部元器件產品的自身成本較高，從幾千元到幾十萬元不等。例如：某高可靠應用控制SiP 產品，其內部集成了多個模塊，成本較高的包括1 個高可靠處理器、1 個高可靠FPGA、5個高可靠存儲顆粒和1 個AD/DA 產品，采用5 層疊層封裝工藝，其成本超過20 萬元，附加產品工藝研發(fā)等成本，在小批量供應下，測算單只成本超過50 萬元。在對產品進行質量考核評價過程中，參考GJB 2438A-2005 《混合集成電路通用規(guī)范》[1]的考核要求，需抽樣116 只樣品進行相關的考核試驗，且試驗后不能進行供貨的樣品（含破壞性試驗和高應力試驗）數(shù)量至少為29 只。按此計算的成本往往超過了產品研制單位可以承受的成本。而且該成本需要計入產品的研發(fā)成本，導致后續(xù)用戶采購的成本大大地增加。

1.2 內部芯片評價及測試覆蓋困難

采用系統(tǒng)集成后，在對SiP 產品考核評價過程中，其產品參數(shù)、性能的評價難以覆蓋到內部元器件產品。在鑒定檢驗或其他檢驗評估過程中，只能對最終產品的基本參數(shù)特性和典型應用功能模式進行測試。但在產品研制整個過程中，對該部分的質量控制存在把控不嚴的情況，SiP 研制生產方對內部元器件的測試評價及測試覆蓋要求并沒有明確的文件可以參考，而且在內部元器件參數(shù)評價與最終SiP 產品的質量評價關系上未有明確的標準可用于指導執(zhí)行，采用最終芯片測試評價的方式對可測性設計、測試方案和測試可操作性提出了更高的要求。

1.3 新型封裝結構考核評價方法缺失

1.3.1 疊層封裝芯片剪切試驗方法及判據

SiP 產品大多采用疊層封裝結構，高可靠SiP產品采用3～7 層的封裝結構不等。但在當前的高可靠元器件考核評價標準體系中主要依據GJB 548規(guī)定的方法進行考核，該標準未包含針對此類疊層封裝結構的考核評價方法，導致了此類結構考核評價依據的缺失。主要難點是如何對疊層封裝結構各層開展試驗及其判據要求的確定。

1.3.2 雙腔體恒定加速度要求及判據

雙腔體結構也是SiP 產品的一種實現(xiàn)方式，為了更好地實現(xiàn)產品的點結構特性和小型化，采用上下兩個腔體可以較好地實現(xiàn)該目的。目前的試驗要求均是針對單腔體結構產品的，一般要求在Y1方向（芯片脫離基板）進行試驗，但對雙腔體結構，如果僅進行一個方向的考核試驗，會導致試驗評價不充分的現(xiàn)象。但是，為了保證考核充分，采用同一樣品進行兩個方向（Y和Y1方向）的試驗，也有可能發(fā)生蹋絲的情況（鍵合絲塌陷），由于恒定加速度試驗是一種較高應力的模擬試驗，采用很高的離心加速度試驗時很可能會造成鍵合絲塌陷，導致試驗失效。需要綜合考慮樣品數(shù)量、成本、試驗方式和判據等方面的影響，并制定合適的試驗方法。

1.3.3 芯片及內部元器件塑封超聲檢測方法及判據

針對采用系統(tǒng)集成后再進行灌封結構的產品，其超聲檢測的方法、要求及判據在當前的標準體系中也存在欠缺。針對微電路器件，超聲檢測的方法主要是GJB 548 方法2030，該方法主要適用于單片塑封集成電路，GJB 4027 方法1103中規(guī)定了針對塑封電路的破壞性試驗程序，新版要求增加了對倒裝器件的試驗考核程序及要求，但對系統(tǒng)集成封裝結構的產品并不適用。

2 SiP 考核評價程序策略

2.1 加強過程質量控制，采用小樣本進行最終考核

為了降低SiP 產品考核評價所帶來的成本問題，必須減少考核評價的試驗樣品數(shù)量，國外同類標準或指南，例如：美軍在20 世紀90 年代初制定的MIL-HDBK-339 標準，NASA 針對此類定制電路產品制定的ASIC 指南，其體系的思路都是一致的，即通過合格的承制方選擇和過程節(jié)點控制對產品研制的風險進行評估，在設計階段對產品的質量和可靠性風險進行充分的評估控制，從而減少對最終產品的檢驗考核要求，其將產品概念的完整提出到最終生產交付劃分為多個環(huán)節(jié)，在每個環(huán)節(jié)設置關鍵節(jié)點，對環(huán)節(jié)內的參與各方在產品質量控制等職責上也提出了明確的要求。充分地體現(xiàn)最終用戶在產品設計、生產和考核評價各個環(huán)節(jié)都需要參與，并對每一個環(huán)節(jié)完成后可能帶來的風險進行充分的評估。

2.2 加強內部元器件的質量控制

SiP 器件內部會包含多種型號和多個數(shù)量的各類元器件產品，包括裸芯片、單片電路、分立器件和阻容感等無源元件，內部元器件的電氣質量及可靠性水平直接影響最終集成SiP 器件的質量與可靠性水平，而且具有木桶效應，最終SiP 產品的質量往往由可靠性水平最低的產品質量決定，如工作溫度，SiP 產品的工作溫度一般由其內部具有最低工作溫度的元器件決定[2-3]。對內部元器件采用嚴格的質量水平控制要求，可以保證SiP 設計風險大大地降低。為了保證SiP 產品的測試完整性，應對SiP 設計所用的元器件制定詳實的測試評價方案。一般而言，測試評價內容由元器件供應方提供，SiP 設計方應對元器件供應商提供的產品測試數(shù)據、測試方案進行充分的評估。內部元器件評估方案可按照GJB 2438 附錄中的要求進行，但對元器件的電氣參數(shù)及功能特性應進行詳細的評估。

2.3 對具體的結構產品制定合適的考核程序和要求

針對各類新工藝、新結構SiP 產品，需要開展相關的試驗、檢測方法的研究和試驗驗證，并制定相應的考核評價程序，主要包括：針對疊層和三維疊層封裝結構產品的可靠性考核試驗，如疊層封裝芯片剪切試驗方法及判據、三維疊層封裝結構的DPA 試驗方法；針對雙腔體結構的恒定加速度試驗方法，從試驗樣品的選擇，采用代表工藝結構進行試驗或采信同類工藝、相似尺寸的芯片試驗數(shù)據等方式來進行評價；針對塑封器件，其芯片及內部元器件塑封超聲檢測的檢測部位、檢測對象和失效判據等通過試驗驗證來確定[4-6]。

3 結束語

SiP 產品已經成為微電路發(fā)展的一大方向，但高可靠SiP 產品的考核評價要求并沒有適用的標準化規(guī)定，可參考的標準包括GJB 2438-2002 《混合集成電路通用規(guī)范》、GJB 7400 《合格制造廠用半導體集成電路通用規(guī)范》 和GJB 548 《微電子前試驗方法和程序》 等。由于產品具有成本較高、系統(tǒng)集成、新工藝和新結構等特點，當前標準體系中的試驗項目、抽樣和試驗樣本數(shù)量、試驗程序與判據等方面都存在不足或不適用的情況，急需針對SiP產品制定適用的考核評價程序，以及針對特定結構和工藝制定適用的試驗方法等標準?？稍谙到y(tǒng)集成測試覆蓋性，內部元器件功性能及參數(shù)評價要求，內部元器件質量與可靠性評價要求，以及新工藝、新結構的試驗方法、過程風險分析與風險控制、應用驗證方法等方面開展深入的研究，并制定完整的SiP 產品質量與可靠性考核評價要求標準體系，以保證高可靠SiP 產品的應用。