范學(xué)仕，王祖錦，唐茂潔，彭 杰

（中科芯集成電路有限公司，江蘇無錫 214072）

1 引言

發(fā)光二極管（Light Emitting Diode，LED）作為新型半導(dǎo)體照明材料，具有尺寸小、壽命長、成本低、節(jié)能環(huán)保以及高效安全等優(yōu)點(diǎn)，發(fā)展迅速且市場火熱，在顯示屏、照明設(shè)備及其他電子設(shè)備中得到廣泛應(yīng)用[1-2]。2019年全球LED市場突破500億，近5年復(fù)合增長率達(dá)到15%以上[3-4]。與此同時(shí)，市場對LED顯示提出了畫面清晰細(xì)膩、色彩自然真實(shí)、流暢無閃爍等更高的要求[5-6]。

在實(shí)際應(yīng)用中，對于可繞性好、美觀輕薄、能貼附在任意曲面或不規(guī)則物體表面的柔性器件的需求日益增大[7]。有機(jī)發(fā)光二極管（Organic Light Emitting Diode，OLED）雖然可以制成具有可彎曲特性的器件，但與LED相比仍有一些不足，特別是在潮濕環(huán)境中，與LED相比，OLED的壽命短、穩(wěn)定性差[8]。隨著科學(xué)技術(shù)的進(jìn)步，實(shí)現(xiàn)高分辨率、明亮持久、輕薄并能應(yīng)用在柔性透明屏中的LED驅(qū)動(dòng)芯片已成為研究熱點(diǎn)[9]。2005年第一支III-V族柔性材料制作出來后，研究人員用微結(jié)構(gòu)GaAs制作出第一支柔性III-V族LED[10]。2009年《科學(xué)》雜志發(fā)表了一項(xiàng)由特殊的納米印章技術(shù)制作的柔性無機(jī)LED[11]。2010年，研究人員開發(fā)出具有良好防水性能和生物相容性的超薄LED[12]。

針對市面柔性透明屏驅(qū)動(dòng)存在的功能單一、級聯(lián)個(gè)數(shù)低、電流無法調(diào)節(jié)、灰度等級低等問題，本文采用SPWM算法技術(shù)，設(shè)計(jì)了一款專用于柔性透明屏的LED顯示驅(qū)動(dòng)芯片。

2 驅(qū)動(dòng)芯片設(shè)計(jì)與實(shí)現(xiàn)

2.1 總體架構(gòu)設(shè)計(jì)[13]

為解決市面現(xiàn)有產(chǎn)品功能單一和性能不足等問題，在設(shè)計(jì)中創(chuàng)新地提出圖1所示的芯片整體架構(gòu)。整個(gè)芯片包括時(shí)鐘復(fù)位電路、控制電路和PWM電路3個(gè)部分。時(shí)鐘復(fù)位電路根據(jù)內(nèi)部振蕩器產(chǎn)生的時(shí)鐘RC_CLK和上電信號START進(jìn)行時(shí)鐘分頻和復(fù)位信號處理，輸出分頻時(shí)鐘信號CLK_DIV、整形時(shí)鐘信號CLK、上電復(fù)位信號PNRST和換幀復(fù)位信號NRST?？刂齐娐犯鶕?jù)輸入的歸零碼（RZ碼）DI1和DI2，完成譯碼、壞點(diǎn)檢測、狀態(tài)控制，將相應(yīng)的數(shù)據(jù)傳送至配置寄存器CFG、PWM顯示的RGB數(shù)據(jù)寄存器和測試寄存器TRIM中，級聯(lián)數(shù)據(jù)通過DO1和DO2傳遞到后續(xù)級聯(lián)芯片中。PWM電路根據(jù)控制電路的RGB數(shù)據(jù)，通過PWM算法和低灰優(yōu)化算法，將相應(yīng)的RGB數(shù)據(jù)轉(zhuǎn)化為PWM輸出到相應(yīng)的驅(qū)動(dòng)模塊。

圖1 驅(qū)動(dòng)芯片整體架構(gòu)

2.2 時(shí)鐘復(fù)位電路設(shè)計(jì)

時(shí)鐘復(fù)位電路包括時(shí)鐘分頻電路和復(fù)位處理電路兩個(gè)部分。時(shí)鐘分頻電路結(jié)構(gòu)如圖2所示。內(nèi)置32 MHz振蕩器可以保證芯片的16 bit高灰階數(shù)據(jù)，彌補(bǔ)現(xiàn)有產(chǎn)品灰度等級低等問題。內(nèi)部振蕩器產(chǎn)生的32 MHz的時(shí)鐘CLK32M通過一級寄存器DFF生成2分頻16 MHz的時(shí)鐘CLK16M，CLK16M再經(jīng)過一級寄存器生成4分頻8 MHz的時(shí)鐘CLK8M，依此類推，共計(jì)經(jīng)過5級寄存器，生成32分頻的1 MHz時(shí)鐘CLK1M。分頻產(chǎn)生的時(shí)鐘根據(jù)可配置分頻信號DIV_NUM，通過一個(gè)多路選擇器MUX，選擇產(chǎn)生相應(yīng)的分頻時(shí)鐘CLK_DIV，CLK為振蕩器產(chǎn)生的32 MHz時(shí)鐘的整形輸出，屏蔽復(fù)位期間的時(shí)鐘，避免產(chǎn)生時(shí)鐘毛刺。

圖2 時(shí)鐘分頻電路結(jié)構(gòu)

復(fù)位處理電路結(jié)構(gòu)如圖3所示，采用兩級寄存器結(jié)構(gòu)，完成異步復(fù)位，同步釋放操作，避免系統(tǒng)出現(xiàn)亞穩(wěn)態(tài)。在整形輸出時(shí)鐘CLK的上升沿，將第一級寄存器輸入固定高電平（邏輯1），第二級寄存器將第一級寄存器輸出PNRST1打一拍，得到異步復(fù)位同步處理之后的復(fù)位信號PNRST，而輸入的上電信號START作為兩級寄存器的復(fù)位信號。換幀復(fù)位信號NRST采用相同結(jié)構(gòu)進(jìn)行處理，在每次數(shù)據(jù)換幀時(shí)產(chǎn)生，通過計(jì)數(shù)低電平時(shí)間，當(dāng)?shù)碗娖接?jì)數(shù)器記滿之后，產(chǎn)生換幀復(fù)位信號，用于同步所有級聯(lián)芯片。

圖3 異步復(fù)位同步釋放電路結(jié)構(gòu)

2.3 譯碼電路設(shè)計(jì)

芯片采用燈芯合封的方式，要求體積小、引腳數(shù)目少。芯片采用只需單線傳輸?shù)腞Z方式進(jìn)行傳輸，可以最大限度地節(jié)省面積和引腳數(shù)，配合高精度內(nèi)置32 MHz時(shí)鐘，可以準(zhǔn)確地進(jìn)行數(shù)據(jù)傳輸譯碼，傳輸速率為500 ns～8μs，其數(shù)據(jù)格式如圖4所示。將通過DI1和DI2輸入的RZ碼數(shù)據(jù)進(jìn)行同步處理，通過同步后信號的上升沿和下降沿作為計(jì)數(shù)判斷依據(jù)。內(nèi)部定義高電平計(jì)數(shù)器CNTH[6:0]，低電平計(jì)數(shù)器CNTL[6:0]，當(dāng)高電平時(shí)間大于低電平時(shí)間，即CNTH＞CNTL時(shí)，將RZ碼譯碼成邏輯1；當(dāng)高電平小于等于低電平時(shí)間，即CNTH≤CNTL時(shí)，將RZ碼譯碼成邏輯0。表1為RZ碼數(shù)值對應(yīng)表。

圖4 RZ碼數(shù)據(jù)格式

表1 RZ碼數(shù)值對應(yīng)表

2.4 壞點(diǎn)檢測電路設(shè)計(jì)

在柔性透明屏的芯片應(yīng)用中，通過級聯(lián)方式進(jìn)行連接，一旦其中某一顆芯片出現(xiàn)異常，會(huì)導(dǎo)致整個(gè)系統(tǒng)癱瘓，故采用圖5所示的特殊級聯(lián)拓?fù)浣Y(jié)構(gòu)，配合內(nèi)置的壞點(diǎn)檢測電路，可以有效地保證整個(gè)系統(tǒng)穩(wěn)定可靠的工作。壞點(diǎn)檢測電路通過計(jì)數(shù)DI1和DI2不相等的個(gè)數(shù)來判斷是否出現(xiàn)壞點(diǎn)，當(dāng)主數(shù)據(jù)輸入口DI1出現(xiàn)問題時(shí)（始終為1或者0），被判斷為壞點(diǎn)，舍棄當(dāng)前一幀的數(shù)據(jù)，切換到備用數(shù)據(jù)口DI2輸入。

圖5中級聯(lián)芯片1～4共計(jì)4顆芯片，當(dāng)芯片3被判定為開路狀態(tài)時(shí)，此時(shí)芯片3的DI1不再作為數(shù)據(jù)輸入，切換到備用輸入DI2，舍棄出錯(cuò)的一幀數(shù)據(jù)，使整體系統(tǒng)繼續(xù)正常工作。此特殊的級聯(lián)結(jié)構(gòu)和壞點(diǎn)檢測電路的設(shè)計(jì)可以精準(zhǔn)判斷任何一種開路狀態(tài)并完成檢測，避免系統(tǒng)癱瘓，極大地增加了系統(tǒng)的穩(wěn)定性。

圖5 芯片工作級聯(lián)拓?fù)浣Y(jié)構(gòu)

2.5 狀態(tài)控制電路設(shè)計(jì)

芯片單線傳輸結(jié)構(gòu)對于多種數(shù)據(jù)類型及狀態(tài)控制提出了更高的要求，為解決這一問題，本文設(shè)計(jì)了狀態(tài)控制電路完成串并轉(zhuǎn)換、幀識(shí)別、狀態(tài)跳轉(zhuǎn)和整形輸出處理。串并轉(zhuǎn)換電路通過56位移位寄存器將譯碼完的串行數(shù)據(jù)轉(zhuǎn)換為相應(yīng)的并行數(shù)據(jù)，并根據(jù)數(shù)據(jù)的幀頭，識(shí)別為配置寄存器、數(shù)據(jù)寄存器或者測試寄存器數(shù)據(jù)。配置寄存器主要用于配置電路的電流調(diào)節(jié)參數(shù)、時(shí)鐘分頻參數(shù)、打散方式和優(yōu)化方式等系統(tǒng)配置信息；數(shù)據(jù)寄存器主要為電路刷新顯示的RGB灰度數(shù)據(jù)；測試寄存器主要用于時(shí)鐘校準(zhǔn)和電流校準(zhǔn)等相關(guān)測試。由于該芯片應(yīng)用的級聯(lián)拓?fù)浣Y(jié)構(gòu)，級聯(lián)數(shù)據(jù)的輸出需要屏蔽掉當(dāng)前芯片接收的一幀數(shù)據(jù)，經(jīng)過屏蔽整形后將后續(xù)級聯(lián)數(shù)據(jù)輸出。

圖6為系統(tǒng)狀態(tài)跳轉(zhuǎn)圖，上電復(fù)位后系統(tǒng)處于復(fù)位狀態(tài)，幀頭使能信號為高時(shí)，系統(tǒng)進(jìn)入幀頭識(shí)別狀態(tài)，此時(shí)同步通過移位寄存器進(jìn)行串并轉(zhuǎn)換操作，通過識(shí)別不同的幀頭，系統(tǒng)跳轉(zhuǎn)至相應(yīng)的測試數(shù)據(jù)/寄存器數(shù)據(jù)/顯示數(shù)據(jù)狀態(tài)，跳轉(zhuǎn)至相應(yīng)的寄存器狀態(tài)后，當(dāng)計(jì)數(shù)記滿所需要的數(shù)據(jù)量之后，再次跳轉(zhuǎn)至幀頭識(shí)別狀態(tài)，繼續(xù)下一組數(shù)據(jù)的接收；同時(shí)屏蔽當(dāng)前級聯(lián)芯片已接收的數(shù)據(jù)，使其不在輸出通道DO1和DO2上傳遞，使后續(xù)級聯(lián)電路接收正確數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)的整形輸出。在幀頭識(shí)別狀態(tài)，如識(shí)別為復(fù)位幀，則系統(tǒng)跳轉(zhuǎn)至復(fù)位狀態(tài)，在復(fù)位狀態(tài)完成復(fù)位和級聯(lián)芯片的同步操作。

圖6 系統(tǒng)狀態(tài)跳轉(zhuǎn)圖

2.6 PWM控制電路

越高的灰階位數(shù)對應(yīng)的顯示畫面越細(xì)膩，芯片設(shè)計(jì)的SPWM算法電路可以實(shí)現(xiàn)16 bit（即65536種變化）。芯片采用如圖7所示的SPWM打散算法對數(shù)據(jù)進(jìn)行處理。將灰度數(shù)據(jù)劃分為高位數(shù)據(jù)和低位數(shù)據(jù)，將高位數(shù)據(jù)和低位數(shù)據(jù)與內(nèi)部定義的打散計(jì)數(shù)器進(jìn)行比較，再通過反向計(jì)數(shù)的均勻分布方式，實(shí)現(xiàn)PWM打散。輸入的16 bit灰度數(shù)據(jù)，根據(jù)可配置的打散方式SCRAMBLE_MODE選擇打散成128/256組，每組分別對應(yīng)512/256個(gè)GCLK。以打散256組、每組256個(gè)GCLK為例，將16 bit的數(shù)據(jù)分為高8 bit和低8 bit，將高8 bit數(shù)據(jù)DATA[15:8]與內(nèi)部顯示高位時(shí)鐘計(jì)數(shù)器CNTH[7:0]進(jìn)行比較，當(dāng)DATA[15:8]＞CNTH[7:0]時(shí)，PWM輸出高，反之PWM輸出低。將低8 bit數(shù)據(jù)DATA[7:0]與內(nèi)部顯示低位時(shí)鐘計(jì)數(shù)器CNTL[7:0]進(jìn)行比較，當(dāng)DATA[7:0]＞CNTL[7:0]時(shí)，PWM輸出高，反之PWM輸出低。

圖7 PWM打散算法流程

低灰優(yōu)化電路在低灰度時(shí)，可通過將PWM打散之后的幾個(gè)不同周期的數(shù)據(jù)合并到一個(gè)周期顯示，以提升低灰顯示效果。低灰優(yōu)化時(shí)序如圖8所示，設(shè)定低灰優(yōu)化時(shí)鐘個(gè)數(shù)為2，當(dāng)每個(gè)子周期的打開通道個(gè)數(shù)小于2時(shí)進(jìn)行合并顯示，每個(gè)子周期顯示2個(gè)時(shí)鐘周期的PWM；當(dāng)超過2個(gè)時(shí)鐘時(shí)，在下一個(gè)子周期繼續(xù)顯示。以灰度7為例，在優(yōu)化之前，依次在第0、2、4、6、8、A、C、E組打開一個(gè)時(shí)鐘周期的PWM；在優(yōu)化之后，依次在第0～1、4～5、8～9組打開2個(gè)時(shí)鐘周期的PWM，在第C組打開1個(gè)時(shí)鐘周期的PWM。經(jīng)過低灰優(yōu)化之后，可以提升低灰顯示效果。最后將打散優(yōu)化后的RGB的PWM信號輸送到驅(qū)動(dòng)電路，實(shí)現(xiàn)LED的亮暗。

圖8 低灰優(yōu)化時(shí)序

2.7 低功耗設(shè)計(jì)

為降低功耗，芯片增加低功耗設(shè)計(jì)，通過控制位選中是否為使能低功耗模式，當(dāng)為使能低功耗模式時(shí)，檢測到R/G/B/灰度數(shù)據(jù)全部為0時(shí)，芯片進(jìn)入低功耗模式，此時(shí)僅有振蕩器、電流偏置、譯碼電路和控制電路工作，其余電路全部處于standby模式，整體電流不超過0.5 mA。在實(shí)際應(yīng)用中，極大地降低了整個(gè)系統(tǒng)的功耗，延長使用壽命。

3 結(jié)果及分析

3.1 驗(yàn)證平臺(tái)

為模擬實(shí)際芯片的使用環(huán)境，采用圖5的拓?fù)浣Y(jié)構(gòu)，設(shè)計(jì)3顆芯片級聯(lián)的仿真驗(yàn)證平臺(tái)（見圖9）。第一顆級聯(lián)芯片內(nèi)部運(yùn)行時(shí)鐘為32 MHz，第二顆級聯(lián)芯片內(nèi)部運(yùn)行時(shí)鐘為38.4 MHz，第三顆級聯(lián)芯片內(nèi)部運(yùn)行時(shí)鐘為25.6 MHz。基于Linux系統(tǒng)，搭建LED驅(qū)動(dòng)芯片仿真平臺(tái)，采用標(biāo)準(zhǔn)驗(yàn)證方法，覆蓋所有模塊及系統(tǒng)的前仿、后仿和數(shù)模混仿，所有覆蓋率均達(dá)到99.99%。

圖9 級聯(lián)仿真驗(yàn)證平臺(tái)

3.2 仿真結(jié)果分析

圖10為指令譯碼仿真時(shí)序圖，Clk為譯碼時(shí)鐘；Din_d3為經(jīng)同步處理和壞點(diǎn)檢測之后的RZ碼輸入信號；Din_d3_p為Din_d3的上升沿觸發(fā)信號，用于控制高電平計(jì)數(shù)器Rz_cnth；Din_d3_n為Din的下降沿觸發(fā)信號，用于控制低電平計(jì)數(shù)器Rz_cntl；Din_data為RZ碼譯碼之后的0/1信號；Data_cnt為譯碼信號的計(jì)數(shù)器；Data_sample_en為移位寄存器Data_sample的使能信號。圖10中，將高低電平各不相同的8位串行數(shù)據(jù)譯碼成8’hFF。

圖10 指令譯碼前仿時(shí)序

圖11為PWM刷新顯示后仿時(shí)序，GCLK為分頻之后的時(shí)鐘信號；DATA_r/g/b分別為寫入的灰度數(shù)據(jù)；PWM_R/G/B為PWM輸出顯示信號；EN_GHOST_R/G/B為消隱使能信號。依次寫入的R/G/B數(shù)據(jù)為16’h7、16’hF、16’h1F，由優(yōu)化打散算法可知，PWM_R在開始和1/2周期處打開；PWM_G在最開始、1/4、1/2、3/4周期處打開；PWM_B在最開始、1/8、1/4、3/8、1/2、5/8、3/4、7/8周期處打開。消隱使能信號在PWM信號拉低之后拉高，在下一個(gè)PWM周期打開之前拉低。

圖11 PWM刷新顯示后仿時(shí)序

3.3 實(shí)測結(jié)果分析

本文設(shè)計(jì)芯片主要的實(shí)測技術(shù)參數(shù)與市面現(xiàn)有產(chǎn)品參數(shù)對比如表2所示。芯片在功能和性能方面都優(yōu)于市面現(xiàn)有主流產(chǎn)品WS2812。

表2 技術(shù)參數(shù)對比表

4 總結(jié)

針對日益火爆的顯示驅(qū)動(dòng)市場，設(shè)計(jì)了一款專用于柔性透明屏的LED顯示驅(qū)動(dòng)芯片，該芯片由時(shí)鐘復(fù)位電路、控制電路和PWM電路3個(gè)部分組成。針對市面上柔性透明屏驅(qū)動(dòng)存在的功能單一、級聯(lián)個(gè)數(shù)低、電流無法調(diào)節(jié)、灰度等級低等問題，該芯片新增斷點(diǎn)續(xù)傳和全彩顯示功能；采用RZ譯碼方式，具有端口少、體積小、最大級聯(lián)1024顆芯片等優(yōu)點(diǎn)；設(shè)計(jì)了支持全局電流和R/G/B單色電流調(diào)節(jié)模式，調(diào)節(jié)范圍廣；采用SPWM算法技術(shù)，最高灰度等級達(dá)到16 bit；與此同時(shí)，進(jìn)行了低功耗設(shè)計(jì)，功耗降低75%，靜態(tài)電流最低0.5 mA。仿真和實(shí)驗(yàn)測試結(jié)果均證明了設(shè)計(jì)的正確性、合理性及優(yōu)越性。