萬(wàn) 健 ，王 碩 ，邱 歡 ，陳飛陽(yáng) ，葉 林 ，武辰飛 ，2，歐陽(yáng)可青 ，2

（1.深圳市中興微電子技術(shù)有限公司 后端設(shè)計(jì)部，廣東 深圳 518055；2.移動(dòng)網(wǎng)絡(luò)和移動(dòng)多媒體技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，廣東 深圳 518055）

0 引言

在先進(jìn)工藝節(jié)點(diǎn)下，芯片集成度極大提高，電源網(wǎng)絡(luò)的電阻增加和高密度的晶體管（可稱為Cell）同時(shí)翻轉(zhuǎn)會(huì)在供電線（Power nets and Ground nets，簡(jiǎn)稱PG）上產(chǎn)生IR Drop[1-4]。先進(jìn)工藝下，5%～10%的IR Drop 可能會(huì)引起時(shí)序問(wèn)題，20%～30%的IR Drop 可能會(huì)導(dǎo)致功能性障礙，因此在芯片設(shè)計(jì)過(guò)程中，IR Drop的預(yù)防和優(yōu)化也就顯得越來(lái)越重要。

本文中，基于Cadence 公司的自動(dòng)化布局布線工具Innovus，利用IR-Aware Placement、IR-Aware PG Strape Addition 和Pegasus PG Fix Flow 這三種方法自動(dòng)化修復(fù)設(shè)計(jì)的動(dòng)態(tài)IR Drop，并對(duì)比分析各方法的優(yōu)化效果。

1 芯片物理實(shí)現(xiàn)過(guò)程中的IR Drop 概述

1.1 IR Drop 定義

IR Drop 是指在集成電路中VDD 或VSS的電壓的下降或升高的現(xiàn)象，綜合考慮VDD 和VSS的IR Drop 為雙邊壓降（本文中的IR Drop 均指雙邊壓降）。IR Drop 過(guò)高，芯片就會(huì)出現(xiàn)時(shí)序問(wèn)題甚至功能性障礙，使芯片徹底失效[5-6]。

動(dòng)態(tài)IR Drop 是電路開(kāi)關(guān)切換時(shí)電流波動(dòng)引起的，更能反映芯片工作時(shí)的供電情況，所以本文主要探討動(dòng)態(tài)IR Drop的優(yōu)化（下文的IR Drop 均指動(dòng)態(tài)IR Drop）。

1.2 傳統(tǒng)IR Drop 修復(fù)流程和局限

IR Drop的優(yōu)化一般是在芯片物理實(shí)現(xiàn)后期進(jìn)行，通常有三種方法：加cell padding 將cell 推開(kāi)、添加穩(wěn)壓二極管減小電壓波動(dòng)、減小cell的驅(qū)動(dòng)。但是以上方法存在如下局限：

（1）加cell padding 和穩(wěn)壓二極管時(shí)，很難僅針對(duì)IR Drop 違例的區(qū)域添加，會(huì)造成面積和資源的浪費(fèi)；

（2）如果整體減小設(shè)計(jì)中cell的驅(qū)動(dòng)，可能會(huì)造成嚴(yán)重的時(shí)序惡化；

（3）優(yōu)化效率低，迭代次數(shù)多，IR Drop 修復(fù)工作量大；

（4）沒(méi)有從補(bǔ)強(qiáng)PG 網(wǎng)絡(luò)方面進(jìn)行對(duì)IR Drop 進(jìn)行優(yōu)化。

2 IR Drop的自動(dòng)化修復(fù)流程設(shè)計(jì)

針對(duì)傳統(tǒng)IR Drop 修復(fù)方法的缺點(diǎn)，本文中利用IRAware Placement、IR-Aware PG Strape Addition 和Pegasus PG Fixing Flow 這三種方法在postroute 階段對(duì)模塊的動(dòng)態(tài)IR Drop 進(jìn)行自動(dòng)化優(yōu)化。

2.1 IR Drop的自動(dòng)化修復(fù)流程設(shè)計(jì)

本文中利用一個(gè)在先進(jìn)工藝下設(shè)計(jì)的模塊為例進(jìn)行說(shuō)明，F(xiàn)loorplan 如圖1（a）所示。模塊面積約為555 μm×925 μm，instance 數(shù)目約為130 萬(wàn)，最高走線金屬層為M17，最高頻率超過(guò)1.0 GHz，Signoff 方式為SOCV（Statistical On Chip Variation）。模塊的端口分布在四周，八邊形的bump 打在M17 上，給底層邏輯供電。

圖1 實(shí)驗(yàn)?zāi)K的Floorplan 和IR Drop的自動(dòng)化修復(fù)流程設(shè)計(jì)

本文中會(huì)分別利用如圖1（b）所示的三個(gè)自動(dòng)化流程優(yōu)化模塊的動(dòng)態(tài)IR Drop，并對(duì)比分析各方法的優(yōu)缺點(diǎn)和優(yōu)化效果。

（1）IR-Aware Placement

該方法會(huì)自動(dòng)調(diào)用Voltus工具（Cadence 公司的功耗分析Signoff工具）識(shí)別設(shè)計(jì)的IR Drop hotspot 區(qū)域，并將在小范圍內(nèi)將這些區(qū)域的cell 推開(kāi)，降低IR Drop 區(qū)域cell的密度，減小IR Drop，用到的命令主要是：

（2）IR-Aware PG Strape Addition

該方法也會(huì)自動(dòng)識(shí)別設(shè)計(jì)的IR Drop hotspot 區(qū)域，設(shè)計(jì)者可根據(jù)不同區(qū)域的IR Drop 情況設(shè)置不同的PG pattern，利用命令可自動(dòng)將這些PG 加在IR Drop hotspot區(qū)域，有針對(duì)性地優(yōu)化IR Drop。例如，當(dāng)IR Drop 大于5%時(shí)，設(shè)計(jì)多層的PG pattern 來(lái)進(jìn)行優(yōu)化，而IR Drop 小于5%時(shí)，設(shè)計(jì)單層的的PG pattern 來(lái)進(jìn)行優(yōu)化。用到的命令主要是：

其中，pattern_map 用于指定IR Drop 范圍和用于優(yōu)化的PG pattern。本實(shí)驗(yàn)中，當(dāng)IR Drop 大于1.2%時(shí)，利用復(fù)合的PG pattern 就能在相應(yīng)區(qū)域的M4、M6、M8、M11 和M13 上添加PG，優(yōu)化IR Drop。

（3）Pegasus PG Fixing Flow

在Innovus 中可以調(diào)用Pegasus工具（Cadence 公司的物理驗(yàn)證Signoff工具）全局地或局部地添加PG，以優(yōu)化IR Drop。用到的主要命令是：

add_pg_fill -fill -working_dir ***

該方法不會(huì)自動(dòng)識(shí)別IR Drop hotspot 區(qū)域，需單獨(dú)調(diào)用Voltus工具檢驗(yàn)IR Drop 優(yōu)化效果，添加的PG 為fill的形式，可以隨時(shí)刪除或添加，且不會(huì)造成新的DRC 違例。

2.2 IR-Aware Placement的IR Drop修復(fù)

本部分利用三次refinePlace 命令對(duì)模塊IR Drop 進(jìn)行優(yōu)化，動(dòng)態(tài)IR Drop的閾值定為6.54%（下同）。如表1 所示，三次優(yōu)化后違例的instance 數(shù)目由2 893 降為1 914，違例數(shù)目減少33.8%，最小供電電壓（Minimum Effective Instance Voltage，Min EIV） 從0.699 V 提高到0.721 V，提高3.1%，動(dòng)態(tài)IR Drop 優(yōu)化效果較為明顯。

表1 refinePlace 前后模塊instance 分布和比例

如圖2 所示，三次優(yōu)化后，模塊在①處的IR Drop 改善比較明顯，說(shuō)明該處雖然cell 密度很高，但是有推開(kāi)的空間。而在Memory 上和端口處的iobuffer 區(qū)域優(yōu)化效果不明顯。

圖2 refinePlace 優(yōu)化前后模塊的動(dòng)態(tài)IR Drop Map 圖

如圖3（a）、圖3（b）所示，從局部來(lái)看，IR Drop的優(yōu)化效果也比較明顯。在第三輪優(yōu)化時(shí)cell 移動(dòng)的路徑如圖3（c）所示，該輪優(yōu)化過(guò)程中cell 移動(dòng)的平均距離為0.32 μm，最大移動(dòng)距離為7.21 μm。

圖3 refinePlace 前后模塊局部的動(dòng)態(tài)IR Drop Map 圖和第三輪優(yōu)化時(shí)移動(dòng)cell的示意圖

如圖4 所示，隨著優(yōu)化次數(shù)的增多，移動(dòng)的instance逐漸減少，違例instance 減少的速度變緩，且最小電壓值的增速減緩甚至有惡化的趨勢(shì)，這說(shuō)明優(yōu)化的力度隨著優(yōu)化次數(shù)的增加而減少，第一輪的優(yōu)化力度最大，移動(dòng)的instance 最多，違例的instance 減少了28.6%，Min EIV增加了2.7%。

圖4 每一輪優(yōu)化移動(dòng)的instance 數(shù)目、最小供電電壓值和違例instance 數(shù)目的變化

如表2 所示，每一輪優(yōu)化后模塊時(shí)序和DRC的變化較小，且運(yùn)行時(shí)間均在100 min 左右，在可接受的范圍內(nèi)。

表2 三輪refinePlace 優(yōu)化前后模塊的參數(shù)對(duì)比

綜上可知，利用refinePlace 命令進(jìn)行三輪優(yōu)化后，違例數(shù)目減少33.8%，Min EIV 提高了3.1%，IR Drop 優(yōu)化效果比較明顯，且對(duì)時(shí)序和DRC 影響較小，運(yùn)行時(shí)間可控。隨著優(yōu)化次數(shù)的增加，工具的優(yōu)化效率逐漸降低。

2.3 IR-Aware PG Strape Addition的IR Drop修復(fù)

IR-Aware PG Strape Addition的方法利用reinforce_pg命令來(lái)優(yōu)化IR Drop。如表3 所示，優(yōu)化后，IR Drop 較大的instance 數(shù)目減小，違例的數(shù)目從2 893 減小到2 367，減小18%，Min EIV 從0.699 V 提高到0.716 V，提高2.4%，IR Drop 優(yōu)化效果明顯。

表3 reinforce_pg 優(yōu)化前后模塊instance 分布和比例

如圖5 所示，優(yōu)化后，在①等高cell 密度區(qū)域和②、③等Memory 區(qū)域，IR Drop 有明顯的改善。

圖5 reinforce_pg 優(yōu)化前后模塊的動(dòng)態(tài)IR Drop Map 圖

表4 為工具在各金屬層添加的PG 和運(yùn)行時(shí)間（僅指打PG的時(shí)間）。M4、M6 和M11 繞線資源比較豐富，添加PG 較多，而M8 和M13 等金屬層繞線資源相對(duì)緊缺，添加的PG 數(shù)目較少。總體的運(yùn)行時(shí)間為724 min，優(yōu)化效率相對(duì)較低。

表4 各金屬層添加的PG 條數(shù)

圖6 為M4 和M11 上添加的PG，可以看出優(yōu)化前的電源條均比較短，優(yōu)化時(shí)工具會(huì)充分利用剩余繞線資源添加較長(zhǎng)的電源條，補(bǔ)強(qiáng)設(shè)計(jì)的電源網(wǎng)絡(luò)。但是在M11層會(huì)出現(xiàn)原始PG 和添加PG的重疊的情況，這個(gè)還需要后期進(jìn)行流程優(yōu)化。

圖6 reinforce_pg 優(yōu)化后在M4 和M11 添加的PG

如圖7 所示，當(dāng)添加PG的層數(shù)逐漸增加時(shí)，Min EIV也逐漸提高，違例的instance 數(shù)目減小。在M4 和M6 添加PG 時(shí)Min EIV 提高最快，這是因?yàn)檫@兩層PG 孔能直接打到M0 和M1 等IR Drop 較大的金屬層，給底層instance 提供更多供電點(diǎn)。當(dāng)PG 打到了M11 和M13 等奇數(shù)層后，違例instance 減少的速率加快，這是因?yàn)楦邔幼呔€電阻更小，IR Drop 也減小。

圖7 添加多層PG 時(shí)instance 違例數(shù)目和最小供電電壓的變化

如表5 所示，利用reinforce_pg 優(yōu)化后，時(shí)序惡化較少。但是DRC的數(shù)目從82 條增加到了1 000 條，主要增加的違例是Short 和MinStep 等兩類。Short 類型違例主要為在M6、M8 和M11 上電源線和信號(hào)線的Short，這是由于該方法優(yōu)化時(shí)會(huì)忽略信號(hào)線的繞線造成的。MinStep的違例全在M11 層，由孔未完全包住PG 線造成，該類違例可通過(guò)減小PG的長(zhǎng)度來(lái)解。此外，優(yōu)化時(shí)添加的PG 多達(dá)50 186 條，難以直接通過(guò)ecoRoute 來(lái)解DRC。

表5 reinforce_pg 優(yōu)化前后模塊的時(shí)序和DRC

綜上可知，利用reinforce_pg 命令的優(yōu)化可減少18%的違例instance，優(yōu)化模塊的IR Drop，且對(duì)時(shí)序影響較小，但是使DRC 數(shù)量增加了13.5 倍。添加5 層PG的運(yùn)行時(shí)間可達(dá)724 min，優(yōu)化效率相對(duì)較低。此外，該方法能改善Memory 上的IR Drop。

2.4 Pegasus PG Fixing Flow的IR Drop修復(fù)

在Innovus 中可調(diào)用Pegasus工具全局地或局部地添加PG fill，增強(qiáng)設(shè)計(jì)的電源網(wǎng)絡(luò)，優(yōu)化IR Drop。如表6所示，優(yōu)化前的違例instance 數(shù)目為2 893，添加local PG fill 和global PG fill 后instance 違例數(shù)目分別為2 717 和1 518，分別減少了6%和48%，Min EIV 均從0.699 V 增加為0.708 V，但是添加global PG fill 后平均供電電壓（Average Effective Instance Voltage，Avg EIV）從0.814 V 提高到0.815 V，且IR Drop在0～2.18%范圍的instance 數(shù)目更多，可以看出添加global PG fill的優(yōu)化效果更好。

表6 添加PG fill 前后模塊instance 分布

如圖8 所示，添加global PG fill 后，模塊在端口處的高cell 密度區(qū)域（如圖8（b）的區(qū)域①和③）和部分Memory上（如圖8（b）的區(qū)域②）的IR Drop 有較為明顯的改善。

圖8 添加global PG fill 優(yōu)化前后模塊的動(dòng)態(tài)IR Drop Map 圖

如圖9 所示，可以看出，添加global PG fill 和local PG fill 都能減小IR Drop 違例的范圍。如圖9（d）、圖9（e）所示，global PG fill 可以打得更長(zhǎng)更密，供電效率更高，所以該類PG fill的優(yōu)化效果也更好。

圖9 優(yōu)化前（a）、加global PG fill（b）、加local PG fill（c）后動(dòng)態(tài)IR Drop Map 圖和加global PG fill（d）和local PG fill（e）的放大圖

如表7 所示，添加PG fill 后，時(shí)序情況基本維持不變（甚至稍有改善），優(yōu)化后DRC的數(shù)目沒(méi)有新增。利用6 個(gè)licence 可以在237 min 內(nèi)添加4 120 962 條global PG fill，適合在postroute 階段全面修復(fù)設(shè)計(jì)的IR Drop。

表7 添加PG fill 前后模塊時(shí)序和DRC

綜上可知，添加global PG fill的方式比local PG fill的IR Drop 優(yōu)化力度更大，打上的PG fill 密度更高，且兩總方法均不會(huì)使時(shí)序和DRC 惡化。此外，添加PG fill的方式能改善Memory 上的IR Drop。

3 結(jié)論

（1）利用Pegasus工具添加global PG fill的方法能使有IR Drop 違例的instance 數(shù)減少48%，且時(shí)序和DRC沒(méi)有惡化，動(dòng)態(tài)IR Drop的優(yōu)化效果最好。

（2）利用refinePlace 命令優(yōu)化IR Drop，instance 違例數(shù)減少33.8%，對(duì)時(shí)序和DRC 影響較小，IR Drop 優(yōu)化效果比較明顯。

（3）利用reinforce_pg 命令優(yōu)化IR Drop，instance 違例數(shù)減少18%，對(duì)時(shí)序影響較小，但是使DRC 數(shù)量增加13.5 倍，且運(yùn)行時(shí)間較長(zhǎng)，優(yōu)化效率較低。

（4）利用添加PG fill 和reinforce_pg 優(yōu)化等方法可以改善端口處和Memory 上的IR Drop。