張濤，何鵬，劉勁

（武漢科技大學(xué)信息科學(xué)與工程學(xué)院，湖北武漢 400080）

隨著數(shù)字多媒體技術(shù)的迅猛發(fā)展，現(xiàn)代數(shù)字技術(shù)被廣泛應(yīng)用于大量的音頻設(shè)備中.現(xiàn)代數(shù)字電路的時(shí)鐘越來(lái)越高且供電電壓越來(lái)越低，這就給與之對(duì)應(yīng)的模擬電路的設(shè)計(jì)提出了更高要求.低電壓下，雖然電路功耗會(huì)降低，但是許多傳統(tǒng)的電路結(jié)構(gòu)在低電壓下無(wú)法工作，因此必須要設(shè)計(jì)在低電壓下能較好工作的電路[1].音頻設(shè)備中核心電路就是ADC電路，高品質(zhì)的音頻設(shè)備對(duì)ADC 的精度和功耗要求較高.在主流的ADC 拓?fù)浣Y(jié)構(gòu)中，Σ-Δ ADC 的精度最高.Σ-Δ ADC 利用過(guò)采樣和噪聲整形技術(shù)將信號(hào)的處理轉(zhuǎn)移到數(shù)字域上，極大降低了模擬電路的復(fù)雜度，減少了Σ-Δ ADC 的功耗.因此Σ-Δ ADC 相較于其他ADC 結(jié)構(gòu)有更高的精度、更好的功耗特性和魯棒性[2].Σ-Δ ADC 主要由模擬調(diào)制器和數(shù)字濾波器組成，模擬調(diào)制器是Σ-Δ ADC 的核心電路[3].因此針對(duì)Σ-Δ ADC 中調(diào)制器的設(shè)計(jì)，提出了一款低電壓、低功耗、高精度的Σ-Δ ADC 調(diào)制器.本文通過(guò)改進(jìn)調(diào)制器結(jié)構(gòu)和系數(shù)來(lái)優(yōu)化環(huán)路濾波器的傳遞函數(shù)，解決了傳統(tǒng)調(diào)制器中輸入信號(hào)范圍限制問(wèn)題，提高了電路的穩(wěn)定性.同時(shí)對(duì)調(diào)制器中的放大器和比較器電路進(jìn)行優(yōu)化設(shè)計(jì)，降低了調(diào)制器電路設(shè)計(jì)的復(fù)雜性和功耗.在1.2 V 低電壓和SMIC0.11 μm 工藝下，該調(diào)制器的有效位達(dá)到16 位以上，電路功耗僅1.17 mW 左右，版圖面積為0.122 mm2左右.

1 調(diào)制器系統(tǒng)設(shè)計(jì)

1.1 結(jié)構(gòu)設(shè)計(jì)

Σ-Δ ADC 的結(jié)構(gòu)圖如圖1 所示，主要由模擬調(diào)制器和數(shù)字濾波器組成.

圖1 Σ-Δ ADC 結(jié)構(gòu)圖Fig.1 Σ-Δ ADC structure diagram

針對(duì)圖1 中調(diào)制器的結(jié)構(gòu)，文獻(xiàn)[4]提出了一款應(yīng)用于音頻設(shè)備的低電壓調(diào)制器，并對(duì)調(diào)制器的量化器進(jìn)行了較大改進(jìn).把一個(gè)二階前饋噪聲整形環(huán)路與多速率噪聲整形量化器結(jié)合在一起，構(gòu)成一種新的調(diào)制器結(jié)構(gòu).該結(jié)構(gòu)降低了量化器輸入幅值，避免因量化器過(guò)載導(dǎo)致系統(tǒng)不穩(wěn)定，解決了前饋結(jié)構(gòu)中輸入信號(hào)范圍被限制的問(wèn)題.雖然文獻(xiàn)[4]提出的結(jié)構(gòu)解決了輸入信號(hào)范圍問(wèn)題，提高了環(huán)路的響應(yīng)速度，但是多速率的上采樣需要多個(gè)采樣時(shí)鐘，增加了電路的復(fù)雜度.采用多個(gè)有源加法器、微分器和積分器增加了電路的功耗和版圖面積.

文獻(xiàn)[5]提出了一種單環(huán)雙狀態(tài)的指數(shù)增長(zhǎng)式Σ-Δ ADC 結(jié)構(gòu)，該結(jié)構(gòu)有兩個(gè)狀態(tài)階段，即線性階段和指數(shù)累積階段[5].該結(jié)構(gòu)將線性階段中對(duì)熱噪聲和非線性影響的高抑制能力及指數(shù)累積階段中迅速提升信噪比的能力有效結(jié)合起來(lái)，極大提升了Σ-Δ ADC 的性能.但是文獻(xiàn)[5]提出的ADC 結(jié)構(gòu)設(shè)計(jì)較為復(fù)雜，該ADC 包括兩個(gè)階段，需要設(shè)計(jì)控制時(shí)序來(lái)控制兩個(gè)階段的交替工作.同時(shí)量化器的位數(shù)設(shè)計(jì)較高，對(duì)DWA 算法的要求較高，而在指數(shù)累積階段，DWA 算法的有效性降低，因此要設(shè)計(jì)更為可靠的DWA 算法.

文獻(xiàn)[6]提出了一款低電壓前饋結(jié)構(gòu)調(diào)制器，通過(guò)對(duì)子電路的功耗進(jìn)行優(yōu)化，降低調(diào)制器的整體功耗.但是，文獻(xiàn)[6]提出的調(diào)制器的穩(wěn)定性受輸入信號(hào)幅值影響較大，量化器和積分器容易發(fā)生過(guò)載而導(dǎo)致調(diào)制器不穩(wěn)定，影響調(diào)制器精度.

本文參考文獻(xiàn)[4-6]中的結(jié)構(gòu)，提出一種新的調(diào)制器結(jié)構(gòu).該結(jié)構(gòu)克服了文獻(xiàn)[4-6]中結(jié)構(gòu)功耗過(guò)大、電路結(jié)構(gòu)復(fù)雜和輸入信號(hào)幅值受限問(wèn)題，保證了調(diào)制器的精度和穩(wěn)定性，有效降低了電路設(shè)計(jì)的復(fù)雜性，減少了調(diào)制器的功耗.利用對(duì)放大器和比較器的優(yōu)化，降低了對(duì)DWA 算法的要求，減小了非線性失真.本文提出的調(diào)制器結(jié)構(gòu)圖如圖2 所示，該結(jié)構(gòu)由積分器、加法器、量化器、DWA 算法及反饋DAC 構(gòu)成.

圖2 調(diào)制器結(jié)構(gòu)圖Fig.2 Modulator structure diagram

由調(diào)制器的結(jié)構(gòu)圖和線性分析方法，可以得到調(diào)制器的Z 域傳遞函數(shù)如式（1）所示.

式中：STF（Z）為信號(hào)傳遞函數(shù)，NTF（Z）為噪聲傳遞函數(shù)；X（Z）、Y（Z）分別為輸入與輸出信號(hào)；E（Z）為噪聲.其中，STF（Z）如式（2）所示.

式中：a1、a2、a3為調(diào)制器中積分器的級(jí)間增益系數(shù)；b1、b2、b3為調(diào)制器的前饋系數(shù).

由式（2）可知，本文通過(guò)對(duì)調(diào)制器結(jié)構(gòu)進(jìn)行改進(jìn)，使STF（Z）呈現(xiàn)低通特性.相對(duì)傳統(tǒng)的全通特性來(lái)說(shuō)，對(duì)輸入信號(hào)進(jìn)行低通濾波，對(duì)輸入信號(hào)中耦合的輸入噪聲進(jìn)行了一定程度的抑制.同時(shí)該結(jié)構(gòu)減少了輸入到加法器的前饋支路，降低了加法器輸出信號(hào)的幅值，使得量化器不會(huì)因輸入信號(hào)幅值過(guò)大而發(fā)生過(guò)載，既解決了輸入信號(hào)范圍限制的問(wèn)題，也優(yōu)化了調(diào)制器的整體功耗.

NTF（Z）為噪聲傳遞函數(shù)，對(duì)調(diào)制器噪聲進(jìn)行處理，其式如（3）所示：

對(duì)于噪聲傳遞函數(shù)，本文利用MATLAB 設(shè)計(jì)式（3）噪聲傳遞函數(shù)中的系數(shù)，保證噪聲傳遞函數(shù)呈高通特性，實(shí)現(xiàn)調(diào)制器的噪聲整形功能.

1.2 MATLAB 建模設(shè)計(jì)

衡量調(diào)制器噪聲性能的常用參數(shù)為信噪比，調(diào)制器信噪比大小由式（4）表示：

式中：n 為量化位數(shù)；L 為調(diào)制器階數(shù)；OSR 為過(guò)采樣比.

為了使ADC 達(dá)到要求的16 bit 精度，本文利用Simulink 對(duì)調(diào)制器結(jié)構(gòu)進(jìn)行建模，確定結(jié)構(gòu)參數(shù)，Simulink 的模型如圖3 所示.

圖3 調(diào)制器Simulink 圖Fig.3 The modulator Simulink diagram

經(jīng)過(guò)對(duì)調(diào)制器Simulink 建模仿真，為了使調(diào)制器達(dá)到精度要求，式（4）中參數(shù)L 和n 設(shè)為3，為實(shí)際電路設(shè)計(jì)留足裕量.過(guò)高的采樣頻率會(huì)導(dǎo)致高數(shù)字功耗，不利于ADC 的功耗優(yōu)化，取OSR 為128.對(duì)于調(diào)制器傳遞函數(shù)系數(shù)設(shè)計(jì)，利用MATLAB 對(duì)調(diào)制器系數(shù)進(jìn)行建模，在保證調(diào)制器的高性能條件下，對(duì)調(diào)制器的系數(shù)進(jìn)行設(shè)計(jì).通過(guò)式（2）可以直觀看到調(diào)制器結(jié)構(gòu)的信號(hào)傳遞函數(shù)呈現(xiàn)低通特性，滿足了此次的設(shè)計(jì)要求.因此主要對(duì)噪聲傳遞函數(shù)NTF（Z）進(jìn)行系數(shù)設(shè)計(jì)，令噪聲傳遞函數(shù)NTF（Z）呈現(xiàn)高通特性，將系統(tǒng)中的量化噪聲進(jìn)行整形.利用MATALB設(shè)計(jì)一個(gè)三階的高通巴特沃斯濾波器，利用高通巴特沃斯濾波器的函數(shù)設(shè)計(jì)噪聲傳遞函數(shù)的系數(shù).高通巴特沃斯濾波器的通帶內(nèi)有最大的幅度平坦特性，濾波器的系數(shù)有較大的容差，而且對(duì)電路參數(shù)不敏感，受輸入信號(hào)的影響較小[7].根據(jù)所設(shè)計(jì)的濾波器系數(shù)得到本文噪聲傳遞函數(shù)的Z 域形式如式（5）所示.

經(jīng)過(guò)系數(shù)設(shè)計(jì)后，式（5）的噪聲傳遞函數(shù)對(duì)應(yīng)的頻譜圖如圖4 所示.

由圖4 的噪聲傳遞函數(shù)頻譜圖可知，本次設(shè)計(jì)的NTF（Z）函數(shù)的頻譜呈現(xiàn)高通特性，能夠較好地將量化噪聲調(diào)制到高頻階段.根據(jù)設(shè)計(jì)的調(diào)制器系數(shù)a1=1/13，a2=1/3，a3=1/5，b1=1，b2=1，b3=1，得到調(diào)制器信號(hào)傳遞函數(shù)STF（Z）如式（6）所示：

圖4 NTF（Z）頻譜圖Fig.4 NTF（Z）spectrum

由調(diào)制器結(jié)構(gòu)圖可以得到，當(dāng)信號(hào)進(jìn)入三級(jí)級(jí)聯(lián)的積分器后輸出信號(hào)幅值如式（7）所示：

式中：Vin為三級(jí)積分器的輸入信號(hào)；Vout為經(jīng)過(guò)三級(jí)積分器處理后的輸出信號(hào).

經(jīng)過(guò)系數(shù)設(shè)計(jì)后，使得增益系數(shù)a1、a2、a3均小于1，因此調(diào)制器中的三級(jí)積分器會(huì)將輸入信號(hào)幅值逐級(jí)減小，使得輸入信號(hào)經(jīng)過(guò)積分器后進(jìn)入加法器，以及求和后進(jìn)入量化器時(shí)都不會(huì)發(fā)生過(guò)載.進(jìn)一步解決了輸入信號(hào)幅值被限制的問(wèn)題，拓寬了線性范圍.最終得到設(shè)計(jì)的調(diào)制器的主體電路如圖5 所示.

圖5 調(diào)制器電路Fig.5 Modulator circuit

由圖5 可知，改進(jìn)的調(diào)制器結(jié)構(gòu)解決了因輸入信號(hào)幅值過(guò)大導(dǎo)致的過(guò)載問(wèn)題，拓寬了調(diào)制器的輸入范圍，降低了調(diào)制器的復(fù)雜性和整體功耗.該調(diào)制器主要由開(kāi)關(guān)電容積分器、無(wú)源加法器、量化器及反饋DAC 組成.而放大器和比較器是調(diào)制器中積分器和量化器的核心電路，因此對(duì)放大器和比較器的優(yōu)化也是保證調(diào)制器性能的關(guān)鍵之一.

2 調(diào)制器子電路設(shè)計(jì)

2.1 OTA 放大器電路

OTA 放大器是系統(tǒng)環(huán)路濾波器的重要組成部分，是主要的功耗產(chǎn)生模塊，因此提高放大器的性能，優(yōu)化放大器的功耗是保證ADC 良好性能的關(guān)鍵.目前，大多數(shù)ADC 中的OTA 放大器都采用折疊式共源共柵放大器結(jié)構(gòu)或套筒式共源共柵放大器結(jié)構(gòu)作為主體結(jié)構(gòu).套筒式共源共柵放大器結(jié)構(gòu)雖然能獲得高增益和高帶寬，但是限制了輸出信號(hào)擺幅.該結(jié)構(gòu)由于采用了疊層的共源共柵結(jié)構(gòu)，使放大器對(duì)供電電壓要求較高，因此該結(jié)構(gòu)不適合低電壓供電環(huán)境.雖然折疊式共源共柵放大器結(jié)構(gòu)解決了輸出擺幅的問(wèn)題，可以在低供電電壓環(huán)境下較好的工作，放大器增益和帶寬均達(dá)到設(shè)計(jì)要求，但是該結(jié)構(gòu)由于增加了支路，使得電路功耗較大，不利于放大器的低功耗設(shè)計(jì)[8-9].

綜上所述，本文提出了一款低電壓、低功耗的OTA 放大器，在保證高增益和高帶寬的條件下，既解決了輸出擺幅的問(wèn)題，又降低了放大器的功耗.采用全差分的結(jié)構(gòu)抑制輸入1/f 噪聲，減少調(diào)制器的噪聲成分.本文設(shè)計(jì)的OTA 放大器的電路結(jié)構(gòu)如圖6所示，圖中VDD為電源電壓，GND 為電源接地端.

圖6 OTA 放大器Fig.6 OTA amplifier

由圖6 所可知，在輸入級(jí)中加入了M4、M5、M6管，此時(shí)OTA 放大器的跨導(dǎo)如式（8）所示：

式中：gm2和gm4分別為M2管和M4管的跨導(dǎo).

OTA 放大器的輸出阻抗如式（9）所示：

式中：gm9和gm11分別為M9管和M11管的跨導(dǎo)；ro2、ro4、ro7、ro9、ro11、ro13分別為對(duì)應(yīng)編碼MOS 管的等效阻抗.

聯(lián)立式（8）（9），得到OTA 放大器的增益Av如式（10）所示：

根據(jù)式（8）（9）（10）可知，當(dāng)IM4、IM5的電流增加，IM13、IM14的電流減少時(shí)，放大器的整體跨導(dǎo)和輸出阻抗都迅速增大，因此放大器的增益得到極大提高.可以通過(guò)對(duì)M13和M5管所在支路電流的分配，來(lái)控制OTA 放大器的增益和帶寬.該結(jié)構(gòu)在保證高增益和帶寬的條件下，既解決了輸出電壓擺幅的問(wèn)題，也減小了流入M13和M14管所在支路的電流，降低了OTA放大器的功耗.

設(shè)計(jì)開(kāi)關(guān)電容共模負(fù)反饋?zhàn)鳛榉糯笃鞯墓材７€(wěn)定電路，共模輸出如式（11）所示：

式中：Voutp和Voutn均為放大器的差分輸出信號(hào)；Vref為參考電壓；Vbias為偏置電壓.若電容C1=C4，則式（11）可用式（12）表示

由式（12）可知，開(kāi)關(guān)電容共模負(fù)反饋實(shí)現(xiàn)了放大器對(duì)共模負(fù)反饋的全部要求.相較于傳統(tǒng)開(kāi)關(guān)電容共模負(fù)反饋來(lái)說(shuō)，簡(jiǎn)化了電路結(jié)構(gòu)，電容數(shù)量減少了一半，減少了版圖面積，動(dòng)態(tài)開(kāi)關(guān)電容功耗極小，對(duì)放大器的功耗進(jìn)行了優(yōu)化.本文設(shè)計(jì)的放大器與文獻(xiàn)中放大器指標(biāo)對(duì)比如表1 所示.

表1 放大器性能指標(biāo)Tab.1 Amplifier performance indicators

從表1 可以看出，本文改進(jìn)后的放大器在增益和帶寬滿足設(shè)計(jì)要求的情況下，相較其他文獻(xiàn)的比較器來(lái)說(shuō)，功耗有較大優(yōu)化.

2.2 比較器電路

目前，在大多數(shù)調(diào)制器中采用全動(dòng)態(tài)比較器，文獻(xiàn)[10]提出了對(duì)全動(dòng)態(tài)比較器改進(jìn)的電荷分享型動(dòng)態(tài)比較器.雖然這些比較器的響應(yīng)速度較快，功耗較低，但是純動(dòng)態(tài)比較器沒(méi)有明確的工作點(diǎn)，該比較器的噪聲比較復(fù)雜，且對(duì)工藝和寄生效應(yīng)都較為敏感[11-12].

本文提出了一種改進(jìn)的比較器結(jié)構(gòu)，在比較器中加入中間級(jí)，既克服了純動(dòng)態(tài)比較器中噪聲和寄生效應(yīng)的影響，又保證了比較器的響應(yīng)速度和低功耗特性.比較器電路如圖7 所示.

從圖7 可以看出，比較器電路主要由預(yù)放大級(jí)、比較級(jí)和輸出緩沖級(jí)構(gòu)成.同時(shí)考慮比較器前級(jí)積分器為全差分輸出，因此動(dòng)態(tài)比較器采用4 路的輸入結(jié)構(gòu).其中時(shí)鐘track、latchb、latch 來(lái)控制比較器的工作模式，時(shí)鐘圖如圖8 所示.

圖7 比較器電路Fig.7 Comparator circuit

圖8 控制時(shí)鐘Fig.8 Control of the clock

由圖7 和圖8 可知，比較器的工作包括兩個(gè)階段，即跟隨階段和鎖存比較階段.當(dāng)比較器處于跟隨階段即時(shí)鐘中的Tracking mode 段時(shí)，預(yù)放大級(jí)中的M10、M11截止且M14、M15導(dǎo)通，比較級(jí)中M27、M28截止.比較級(jí)的輸出恒定為高電平，比較器跟隨預(yù)放大級(jí)輸出.預(yù)放大級(jí)開(kāi)始對(duì)輸入信號(hào)進(jìn)行放大，將輸入信號(hào)（Vinp-Vinn）-（Vrefp-Vrefn）放大至比較級(jí)能識(shí)別的大小.當(dāng)比較器處于鎖存比較階段即時(shí)鐘中的latching mode 段時(shí)，預(yù)放大級(jí)的M10、M11導(dǎo)通且M14、M15截止，比較級(jí)的M27、M28導(dǎo)通.比較級(jí)形成正反饋將預(yù)放大級(jí)的輸出迅速拉至邏輯電平對(duì)應(yīng)的電壓大小，完成對(duì)輸入信號(hào)的比較.同時(shí)由于M14和M15截止，使得比較級(jí)中的回踢噪聲無(wú)法傳回預(yù)放大級(jí)，減少了比較器中的回踢噪聲.由于該比較器只在預(yù)放大期間即Tracking mode 段消耗功耗，因此整個(gè)比較器的功耗極低.該比較器指標(biāo)與其他文獻(xiàn)對(duì)比如表2所示.

由表2 可知，本文設(shè)計(jì)的比較器相較于文獻(xiàn)[10]和文獻(xiàn)[11]，在功耗和精度上有很大程度的改善，尤其在功耗上有較大優(yōu)化.

表2 比較器性能指標(biāo)Tab.2 Comparator performance indicators

3 調(diào)制器的測(cè)試結(jié)果

調(diào)制器設(shè)計(jì)是基于SMIC0.11 μm 的器件工藝，在調(diào)制器電路完成后，對(duì)調(diào)制器電路進(jìn)行版圖設(shè)計(jì).并在版圖完成后對(duì)版圖進(jìn)行設(shè)計(jì)規(guī)則驗(yàn)證（Design Rules Check，DRC）和版圖與電路匹配性驗(yàn)證（Layout Versus Schematic，LVS），保證版圖的準(zhǔn)確性和可靠性.在DRC 和LVS 驗(yàn)證完成后，得到調(diào)制器電路的最終版圖如圖9 所示，版圖面積為0.122 mm2左右.

在完成版圖設(shè)計(jì)和后端設(shè)計(jì)后，對(duì)芯片進(jìn)行流片.在電源電壓為1.2 V，采樣頻率為6.144 MHz，過(guò)采樣比為128，輸入信號(hào)幅值為1 V，頻率為1 kHz的正弦信號(hào)的測(cè)試條件下，對(duì)芯片中的Σ-Δ ADC 調(diào)制器進(jìn)行測(cè)試.經(jīng)過(guò)測(cè)試得到調(diào)制器的功耗僅為1.17 mW 左右.將調(diào)制器的輸出結(jié)果導(dǎo)入MATLAB進(jìn)行FFT 分析，計(jì)算調(diào)制器的信噪比.經(jīng)過(guò)FFT 分析后，可以得到調(diào)制器的功率譜圖如圖10 所示.

圖10 功率譜圖Fig.10 Power spectraldensity

由圖10 可知，調(diào)制器中產(chǎn)生的量化噪聲成功地被調(diào)制到了高頻段，達(dá)到了噪聲整形和過(guò)采樣對(duì)噪聲的處理效果.被調(diào)制到高頻段的量化噪聲最終將被Σ-Δ ADC 后級(jí)的數(shù)字濾波器濾除，極大地提高了ADC 的噪聲性能.經(jīng)過(guò)計(jì)算得到調(diào)制器的信噪比達(dá)到102.4 dB，有效位達(dá)到16.7 位，滿足了音頻應(yīng)用領(lǐng)域?qū)φ{(diào)制器精度的設(shè)計(jì)要求.該調(diào)制器與其他文獻(xiàn)中調(diào)制器的性能指標(biāo)的對(duì)比如表3 所示.

其中，表3 中品質(zhì)因數(shù)（FOMs）如式（13）所示：

式中：SNDR 為信噪失真比；BW 為信號(hào)帶寬；power為功耗.

由表3 可知，本文提出的調(diào)制器指標(biāo)相比其他文獻(xiàn)中的調(diào)制器指標(biāo)來(lái)說(shuō)，在信噪比和FOMs值接近的情況下，功耗和版圖都有較大優(yōu)化，在1.2 V 的低電壓下能較好的工作.

表3 調(diào)制器指標(biāo)對(duì)比Tab.3 Modulator index comparison

4 結(jié)論

本文基于SMIC0.11 μm 工藝，設(shè)計(jì)了一款改進(jìn)的單環(huán)三階三位量化的Σ-Δ ADC 調(diào)制器，能夠較好地應(yīng)用于音頻領(lǐng)域.通過(guò)對(duì)調(diào)制器結(jié)構(gòu)和系數(shù)的優(yōu)化，解決了大多數(shù)調(diào)制器結(jié)構(gòu)中因過(guò)載導(dǎo)致的系統(tǒng)不穩(wěn)定問(wèn)題，拓寬了輸入信號(hào)的范圍，進(jìn)一步提高了調(diào)制器的噪聲性能.同時(shí)改進(jìn)了比較器和OTA 放大器，極大程度降低了調(diào)制器的功耗，提高了調(diào)制器的響應(yīng)速度.芯片的成測(cè)結(jié)果表明，該調(diào)制器在電源電壓為1.2 V，采樣頻率為6.144 MHz，過(guò)采樣比為128的條件下，調(diào)制器的信噪比達(dá)到102.4 dB，有效位達(dá)到16 位以上，而調(diào)制器的功耗僅為1.17 mW 左右，版圖面積為0.122 mm2，實(shí)現(xiàn)了高精度、低功耗和低電壓的設(shè)計(jì)目標(biāo).