石東耀，王蘇南

基于AD73360轉(zhuǎn)換器在級(jí)聯(lián)場(chǎng)景下應(yīng)用的關(guān)注與思考

石東耀1，王蘇南2

（1. 中國(guó)空空導(dǎo)彈研究院，河南 洛陽(yáng) 471009；2. 深圳職業(yè)技術(shù)學(xué)院 電子與通信工程學(xué)院，廣東 深圳 518005）

本文以AD73360為例，討論了模數(shù)轉(zhuǎn)換器在級(jí)聯(lián)使用時(shí)容易遇到的共性問(wèn)題．首先分析了在電路板設(shè)計(jì)時(shí)，對(duì)于功能相同性能又各自獨(dú)立的電路功能模塊在EDA布線時(shí)采用公共回路的地線噪音給系統(tǒng)穩(wěn)定性帶來(lái)的影響；隨后討論了級(jí)聯(lián)模式下導(dǎo)致串行數(shù)據(jù)線誤碼問(wèn)題的可能原因，并提出在EDA布線階段對(duì)上述問(wèn)題的解決方案及建議．

模數(shù)轉(zhuǎn)換器；級(jí)聯(lián)；電流回路

1 引 言

5G技術(shù)的推廣，有效地解決了通信管道這個(gè)瓶頸問(wèn)題．特別在物聯(lián)網(wǎng)領(lǐng)域，由于5G-SA組網(wǎng)，可以實(shí)現(xiàn)1平方公里接入百萬(wàn)個(gè)傳感器，為多通道信號(hào)采集的數(shù)據(jù)化提供了廣闊空間．出于成本因素的考慮，多通道模數(shù)轉(zhuǎn)換器的級(jí)聯(lián)使用是硬件方案的較佳選擇．

物聯(lián)網(wǎng)的推廣得以實(shí)現(xiàn)物與物之間任何時(shí)間、地點(diǎn)的互聯(lián)，物聯(lián)網(wǎng)產(chǎn)業(yè)生態(tài)可以劃分為硬件、網(wǎng)絡(luò)連接、平臺(tái)及各個(gè)領(lǐng)域的應(yīng)用服務(wù)等環(huán)節(jié)．其中傳感、模組等硬件是實(shí)現(xiàn)物聯(lián)網(wǎng)運(yùn)載功能的主要基石，感知信號(hào)的采集、數(shù)據(jù)化及分析是系統(tǒng)運(yùn)行物理過(guò)程的基礎(chǔ)．

本文以AD73360為例，分析了模數(shù)轉(zhuǎn)換器在級(jí)聯(lián)使用時(shí)遇到的問(wèn)題．

2 問(wèn)題的提出

2.1 芯片介紹

AD73360是一款面向工業(yè)計(jì)量的6通道模擬輸入通用模數(shù)轉(zhuǎn)換器，配有6路獨(dú)立工作的16位A/D轉(zhuǎn)換器，片內(nèi)自帶基準(zhǔn)電壓．串行端口（SPORT)模式作為數(shù)據(jù)通道實(shí)現(xiàn)多個(gè)（最多8個(gè)）模數(shù)轉(zhuǎn)換器級(jí)聯(lián)使用．

本文只討論在使用AD73360的級(jí)聯(lián)模式過(guò)程中（圖1）遇到的一些EDA設(shè)計(jì)時(shí)的共性問(wèn)題，不討論該芯片的個(gè)性化特性．

2.2 參考電壓的差異引發(fā)的問(wèn)題

2.2.1 問(wèn)題分析

2.2.2 故障現(xiàn)象分析

通過(guò)對(duì)數(shù)據(jù)采集通道的前置比例器的比例系數(shù)進(jìn)行調(diào)整，沒(méi)有明顯的改善；通過(guò)硬件上對(duì)其模擬通道信號(hào)線的布線的走向、長(zhǎng)短及地線簡(jiǎn)單處理也沒(méi)有明顯的效果．

圖1 級(jí)聯(lián)使用的系統(tǒng)框圖

根據(jù)芯片AD73360的數(shù)據(jù)手冊(cè)的描述，簡(jiǎn)單構(gòu)建芯片在級(jí)聯(lián)使用時(shí)其參考電壓的電氣連接關(guān)系如圖2所示．

首先對(duì)芯片自身參考電壓（REFRENCE）輸?shù)某鲞M(jìn)行建模．從理論上講是：通過(guò)電壓控制的電流源配以較小的輸出電阻0來(lái)實(shí)現(xiàn)參考電壓V的量化輸出．

為了簡(jiǎn)化分析，假設(shè)系統(tǒng)工作在最簡(jiǎn)單的單極電壓模擬量數(shù)據(jù)采集工作模式．以這種模式建模，其結(jié)構(gòu)簡(jiǎn)單且具備代表性．

在這種情況下，個(gè)模數(shù)轉(zhuǎn)換器的模擬量輸入通道往往共用一個(gè)模擬地平面回路．多層電路板布局模式往往把多層電路板的其中一層規(guī)劃出一塊空間作為PCB的局部共地平面布線模式．如果把這個(gè)回路的寄生效應(yīng)（引線的微電感、電容及電阻）集成近似為Z，如圖2所示，芯片各采集端口的參考電壓輸入端口的輸入阻抗假設(shè)為R，則R上產(chǎn)生的壓降V，這個(gè)值實(shí)際上是模數(shù)轉(zhuǎn)換器參考電壓的實(shí)際值[1]．

圖2中，1表示“1號(hào)芯片”的任意一采集通道的VINP管腳的輸入阻抗，對(duì)于AD73360來(lái)說(shuō)，同一芯片的6路相同功能通道的輸入阻抗值的一致性是有保證的．1表示芯片管腳外部連接布線的微帶阻抗．角碼代表第個(gè)級(jí)聯(lián)芯片的任意一路采集輸入通道．

首先用疊加法來(lái)分析這個(gè)電路，假設(shè)不同芯片的采集通道VINP管腳的輸入阻抗是相等的（即：1=2=R），由于級(jí)聯(lián)的各路是并聯(lián)關(guān)系，相互間的關(guān)聯(lián)算法也是相同的．在這里只討論“1號(hào)芯片”的V1對(duì)其他級(jí)聯(lián)芯片的任意模擬量采集通道參考電壓的影響．為了簡(jiǎn)化分析，在這里可以忽略其他級(jí)聯(lián)芯片參考電壓源的低阻抗?fàn)顟B(tài)，整個(gè)電路可以看作“回路1”（是自身布線阻抗1與輸入阻態(tài)1及Z（公共阻抗與其他芯片回路阻抗并聯(lián)后的等效阻抗）的串聯(lián)電路．等效電路見(jiàn)圖3[2]．

根據(jù)電路的基爾霍夫定理，可以建立如下等式：

（2）

圖3 等效電路圖

對(duì)于共地阻抗模式的推算，近似于地平面阻抗與其他芯片的模擬回流回路并聯(lián)：

可以推導(dǎo)出：

多個(gè)回路形成一個(gè)分流器，流經(jīng)其中任意一個(gè)回路的電流設(shè)定為I，則有：

這個(gè)電流在級(jí)聯(lián)的其他的任意通道的VINP管腳的輸入阻抗R上產(chǎn)生壓降V：

如果考慮到各級(jí)聯(lián)芯片同時(shí)工作，單路VINN管腳參考電壓值（VINNx)所受到的擾動(dòng)與其他芯片參考電壓輸出之和相關(guān)，則有：

通過(guò)式（5）可以看出，級(jí)聯(lián)A/D芯片參考電壓輸入端口的電平擾動(dòng)量變化的相關(guān)因素有如下兩個(gè)方面：

● 與其他芯片的參考電壓輸出值（V）有關(guān)；

● 與級(jí)聯(lián)芯片的數(shù)量（）相關(guān)．

2.2.3 解決方法

通過(guò)上面分析，模數(shù)轉(zhuǎn)換器級(jí)聯(lián)使用時(shí)級(jí)聯(lián)各芯片參考電壓值的偏差是導(dǎo)致采集通道數(shù)據(jù)漂移的原因之一．本案在EDA設(shè)計(jì)初期由于級(jí)聯(lián)各芯片采用了簡(jiǎn)單共地模式而形成對(duì)“地”的公共回路使得這種擾動(dòng)有條件產(chǎn)生．

解決方案：在電路板EDA設(shè)計(jì)階段，PCB布線時(shí)級(jí)聯(lián)各芯片的模擬信號(hào)建立獨(dú)立的回路系統(tǒng)，各級(jí)聯(lián)芯片的模擬地信號(hào)單點(diǎn)接入PCB板設(shè)定的模擬地平面（如果多層板有條件），這樣可以有效抑制各芯片間共地回路產(chǎn)生的串?dāng)_．

產(chǎn)品進(jìn)行裝配前，對(duì)級(jí)聯(lián)模數(shù)轉(zhuǎn)換器進(jìn)行篩選．盡量保證參考電壓值相同的芯片用于同一產(chǎn)品上，這樣也可有效降低同一系統(tǒng)中片間串?dāng)_．本案就是采取這種方法使得采集系統(tǒng)的穩(wěn)定性得到了很大的提高．具體方法是在電路板焊接裝配前，對(duì)模數(shù)轉(zhuǎn)換器AD73360的參考電壓輸出值進(jìn)行通電測(cè)試分類，參考電壓值相同的芯片用到同一塊電路板上．這種方法有效地解決了某產(chǎn)品在批產(chǎn)中遇到的轉(zhuǎn)換數(shù)據(jù)不穩(wěn)定的問(wèn)題．

2.3 串行口初始化時(shí)的誤碼問(wèn)題分析

系統(tǒng)啟動(dòng)之初DSP要對(duì)模數(shù)轉(zhuǎn)換器進(jìn)行控制字寫入，以設(shè)置A/D芯片的工作模式．所以系統(tǒng)上電后模數(shù)轉(zhuǎn)換器的默認(rèn)數(shù)據(jù)傳輸模式要有較寬泛的兼容性，以適應(yīng)不同主頻的控制器．兼容性越強(qiáng)，相應(yīng)付出的代價(jià)就是犧牲系統(tǒng)的穩(wěn)定性．

在實(shí)際應(yīng)用中，就發(fā)生過(guò)DSP對(duì)模數(shù)轉(zhuǎn)換器初始化失敗的案例．

2.3.1 問(wèn)題分析

模數(shù)轉(zhuǎn)換器在級(jí)聯(lián)使用時(shí)與主機(jī)的通訊一般采用串行口的方式．為了兼容不同主頻的數(shù)據(jù)處理器，在上電或重啟后芯片默認(rèn)的串行口傳輸波特率都是比較低的，而且要兼顧最多級(jí)聯(lián)芯片的個(gè)數(shù)，所以默認(rèn)的寫入允許信號(hào)有效時(shí)間比較長(zhǎng)．

以AD73360為例：當(dāng)芯片的工作主頻為16.384MHz時(shí)，系統(tǒng)上電啟動(dòng)時(shí)或Reset信號(hào)后，芯片默認(rèn)的串行數(shù)據(jù)傳輸時(shí)鐘SCLK為A/D芯片工作主頻的八分頻，即：

假設(shè)N個(gè)模式裝換器級(jí)聯(lián)使用，上電后DSP對(duì)AD芯片片選信號(hào)的有效時(shí)間為：

該脈寬最長(zhǎng)可達(dá)256 μs，長(zhǎng)時(shí)間的等待使得數(shù)據(jù)口誤讀到“地彈”或其他噪音的概率大大增加（圖4）．

圖4 系統(tǒng)上電初始化的控制字寫入模式

本案在調(diào)試初期就發(fā)生初始化失敗的現(xiàn)象，并在邏輯分析儀上捕捉到導(dǎo)致初始化失敗的脈沖噪音信號(hào)．

系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器初始化設(shè)置成功后，有了固定的讀寫頻率和嚴(yán)謹(jǐn)?shù)臅r(shí)序邏輯，誤碼讀入的概率也相應(yīng)會(huì)降低．

2.3.2 解決方案

通過(guò)上述分析，導(dǎo)致初始化失敗的可能是如下多種原因的集成：

● 芯片上電默認(rèn)的讀寫模式過(guò)于寬泛，導(dǎo)致誤讀噪音的概率增加．

● EDA布線不理想，地線噪音環(huán)境污染數(shù)據(jù)傳輸線．

● EDA階段器件布局的限制導(dǎo)致級(jí)聯(lián)數(shù)據(jù)線布線長(zhǎng)度過(guò)長(zhǎng)及器件的端接“反彈”也是潛在的導(dǎo)致誤碼的原因．

解決這一問(wèn)題就要在EDA階段對(duì)電路板布線進(jìn)行系統(tǒng)考慮．級(jí)聯(lián)的概念意味著通過(guò)串聯(lián)數(shù)據(jù)方式控制不少于兩片模數(shù)轉(zhuǎn)換芯片的使用，在硬件上要求盡量將芯片間的數(shù)據(jù)線的傳輸阻抗在布局時(shí)統(tǒng)籌考慮，例如：設(shè)計(jì)在同一布線層、如果由于布局限制不能保證兩根信號(hào)線同一長(zhǎng)度，則通過(guò)改變線寬度適當(dāng)調(diào)整．傳輸線阻抗比決定傳輸線的反射特性．

在這一案例里，“地彈”污染數(shù)據(jù)信號(hào)線的概率較“端接反彈”要高，特別是集“模擬地”與“數(shù)字地”于一身的模數(shù)轉(zhuǎn)換器芯片．如何有效地解決地線污染問(wèn)題，除了“模擬地”和“數(shù)字地”之間做有效的隔離外，每個(gè)芯片在地線布局上形成各自獨(dú)立的回路，盡量減少功能相同的部件之間的電流回路的串?dāng)_．

在電路板的EDA設(shè)計(jì)的實(shí)際應(yīng)用中，噪音問(wèn)題是十分復(fù)雜的，電路板布線措施也有點(diǎn)“拆東墻補(bǔ)西墻”的味道．此案中，級(jí)聯(lián)的芯片越多誤碼的概率就越高，優(yōu)化硬件設(shè)計(jì)的空間也越?。绻軤奚宦纺?shù)轉(zhuǎn)換器的資源作為檢測(cè)通道，可以降低誤碼給系統(tǒng)帶來(lái)的破壞．如圖1所示，將測(cè)試通道接入特定值電平信號(hào)，系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器初始化完成后，把測(cè)試通道采樣值是否正確作為芯片設(shè)置是否成功的判據(jù)，否則就重新配置．

3 共性分析及EDA階段的思考

3.1 關(guān)于單點(diǎn)接地原則的理解

關(guān)于“接地”的感念往往誤導(dǎo)了EDA工程師在電路設(shè)計(jì)中對(duì)“地”的理解．用“回路”的概念去思考則更容易理解[3]7．每一個(gè)獨(dú)立功能的電路模塊都有自己獨(dú)立的回路，不同的功能模塊如果簡(jiǎn)單地通過(guò)“某覆銅層”而形成共同回路，則不同模塊的信號(hào)之間的就會(huì)通過(guò)共同的“地回路”而產(chǎn)生污染．回路獨(dú)立是減少功能模塊間噪音的有效手段．

典型的用法是在模擬地和數(shù)字地之間，跨接一個(gè)磁珠，對(duì)于不同頻率特性電路間串?dāng)_信號(hào)的抑制有積極的作用，圖5(b)．

圖5 回路與擾動(dòng)

3.2 串行數(shù)據(jù)線布線時(shí)的完整性思考

本案例中，DSP輸出到第一片AD73360的串行信號(hào)數(shù)據(jù)線布線距離比較長(zhǎng)（約20 cm），該段走線傳輸阻抗的估算也較為復(fù)雜．通過(guò)仿真軟件對(duì)該段走線的傳輸特性進(jìn)行分析，當(dāng)數(shù)據(jù)信號(hào)上升沿接近2 ns時(shí)，傳輸信號(hào)才有端接反彈的跡象，如圖6．這一結(jié)果表明：芯片復(fù)位時(shí)默認(rèn)的波特率（5K)不足以產(chǎn)生端接反彈，端接反彈產(chǎn)生的噪聲導(dǎo)致初始化失敗的可能性較低[3]183．受總體結(jié)構(gòu)布局的限制，印制板上DSP到模數(shù)轉(zhuǎn)換器物理距離較遠(yuǎn)導(dǎo)致信號(hào)線布線空間過(guò)長(zhǎng)，也存在復(fù)雜環(huán)境的交互信號(hào)線之間串?dāng)_發(fā)生的概率．

圖6 端接反彈仿真結(jié)果

建議在EDA階段，串聯(lián)使用的數(shù)字信號(hào)傳輸線布線時(shí)預(yù)留串聯(lián)調(diào)試電阻的焊盤，既可調(diào)整導(dǎo)線的傳輸阻抗保持與器件的輸入阻抗一致，以降低反彈；又可與帶狀線的對(duì)地電容形成RC回路，抑制某些頻段的擾動(dòng)．經(jīng)過(guò)驗(yàn)證后的阻值參數(shù)，可以固化到最終裝配工藝中．

4 結(jié) 論

本文從EDA設(shè)計(jì)的角度，分析了模數(shù)轉(zhuǎn)換器AD73360在級(jí)聯(lián)使用時(shí)遇到的問(wèn)題，并提出相應(yīng)的解決方法，實(shí)踐證明這些方法是有效的．

在EDA的布線規(guī)則中關(guān)于“單點(diǎn)接地”概念的核心不是“地”，而是“電流回路”．功能獨(dú)立的電路模塊有條件最好能形成各自獨(dú)立的電流回路，最后通過(guò)單點(diǎn)接地來(lái)鉗定電位．獨(dú)立的功能模塊有相對(duì)獨(dú)立的電流回路，是降低電路間信號(hào)串?dāng)_的有效手段．

關(guān)于串行數(shù)據(jù)線在電路板布線之初就應(yīng)該列為關(guān)注點(diǎn)．如果串行數(shù)據(jù)傳輸有嚴(yán)格的讀寫節(jié)拍，誤讀概率會(huì)很低，節(jié)拍本身就是一種濾波方式．本案例中的模數(shù)轉(zhuǎn)換器為了適應(yīng)更大主頻范圍的DSP，在上電初始默認(rèn)的寫入時(shí)鐘及邏輯是比較寬泛的，增加了讀入異常脈沖的概率．EDA的規(guī)則有很多，但難以兼而全之，系統(tǒng)自檢軟件及自恢復(fù)功能可以彌補(bǔ)硬件設(shè)計(jì)的不足．

[1] 菲利普（Phlips K）．∑△A/D轉(zhuǎn)換技術(shù)在信號(hào)調(diào)理中的應(yīng)用[M]．北京：工業(yè)技術(shù)圖書(shū)館，2018：92．

[2] 威廉·J·達(dá)利頓，約翰·W·波爾．辛斌，譯．?dāng)?shù)字系統(tǒng)工程[M]．北京：科學(xué)出版社，2005：262-263．

[3] Eric Bogatin．李玉山，劉洋，等譯．信號(hào)完整性與電源完整性分析[M]．北京：電子工業(yè)出版社，2015．

Reflowing After Application of AD73360 at Cascade Model

SHI Dongyao1, WANG Sunan2

（）

This article analyzes the common problems existing in cascade model operation of analog to digital converter AD73360 and proposes potential solutions. A mathematical model is established based on kirchhoff’s law. Causes of performance issues such as drifting are rationalized by analyzing parameters varying per PCB layout. A special case of ADC faulty initialization is also addressed and recommendations are made to optimize the design application in EDA layout design.

A/D converter; cascade; current-loop

TP23

B

1672-0318（2022）01-0021-05

10.13899/j.cnki.szptxb.2022.01.005

2021-05-21

石東耀，男，河北邢臺(tái)人，高級(jí)工程師，主要研究方向：機(jī)電控制自動(dòng)化．

王蘇南，男，河南洛陽(yáng)人，副教授，主要研究方向：計(jì)算機(jī)網(wǎng)絡(luò)體系結(jié)構(gòu)、網(wǎng)絡(luò)流量特性分析及檢測(cè)．

（責(zé)任編輯：羅歡）