異質(zhì)襯底外延碲鎘汞薄膜位錯(cuò)抑制技術(shù)進(jìn)展

楊 晉，李艷輝，楊春章，覃 鋼，李俊斌，雷 文，孔金丞，趙 俊，姬榮斌

〈材料與器件〉

異質(zhì)襯底外延碲鎘汞薄膜位錯(cuò)抑制技術(shù)進(jìn)展

楊 晉，李艷輝，楊春章，覃 鋼，李俊斌，雷 文，孔金丞，趙 俊，姬榮斌

（昆明物理研究所，云南 昆明 650223）

分子束外延碲鎘汞技術(shù)是制備第三代紅外焦平面探測(cè)器的重要手段，基于異質(zhì)襯底的碲鎘汞材料具有尺寸大、成本低、與常規(guī)半導(dǎo)體設(shè)備兼容等優(yōu)點(diǎn)，是目前低成本高性能紅外探測(cè)器發(fā)展中的研究重點(diǎn)。對(duì)異質(zhì)襯底上碲鎘汞薄膜位錯(cuò)密度隨厚度的變化規(guī)律進(jìn)行了建模計(jì)算，結(jié)果顯示～1/模型與實(shí)驗(yàn)結(jié)果吻合度好，異質(zhì)襯底上原生碲鎘汞薄膜受位錯(cuò)反應(yīng)半徑制約，其位錯(cuò)密度無(wú)法降低至5×106cm-2以下，難以滿足長(zhǎng)波、甚長(zhǎng)波器件的應(yīng)用需求。為了有效降低異質(zhì)外延的碲鎘汞材料位錯(cuò)密度，近年來(lái)出現(xiàn)了循環(huán)退火、位錯(cuò)阻擋和臺(tái)面位錯(cuò)吸除等位錯(cuò)抑制技術(shù)，本文介紹了各技術(shù)的原理及進(jìn)展，分析了后續(xù)發(fā)展趨勢(shì)及重點(diǎn)。循環(huán)退火和位錯(cuò)阻擋技術(shù)突破難度大，發(fā)展?jié)摿π?，難以將碲鎘汞位錯(cuò)密度控制在5×105cm-2以內(nèi)。臺(tái)面位錯(cuò)吸除技術(shù)目前已經(jīng)顯示出了巨大的發(fā)展?jié)摿蛢r(jià)值，后續(xù)與芯片工藝融合后，有望大幅促進(jìn)低成本長(zhǎng)波、中長(zhǎng)波、甚長(zhǎng)波器件的發(fā)展。

碲鎘汞；異質(zhì)襯底；位錯(cuò)抑制；循環(huán)退火；位錯(cuò)阻擋；臺(tái)面位錯(cuò)吸除

0 引言

碲鎘汞（HgCdTe，MCT）在整個(gè)紅外譜段帶隙可調(diào)，具有高量子效率以及低暗電流等優(yōu)點(diǎn)，是目前軍事領(lǐng)域應(yīng)用最廣泛的紅外探測(cè)材料[1-3]。相較于其他薄膜外延技術(shù)，分子束外延技術(shù)（molecular beam epitaxy，MBE）具備能帶調(diào)控、原位監(jiān)控、異質(zhì)外延等諸多優(yōu)點(diǎn)，可實(shí)現(xiàn)復(fù)雜結(jié)構(gòu)材料的制備。通過(guò)Zn組分的調(diào)整，碲鋅鎘（CZT）襯底可做到與碲鎘汞材料完全晶格匹配，在碲鋅鎘襯底上獲得的碲鎘汞材料晶體質(zhì)量較高，其位錯(cuò)腐蝕坑密度（etch pit density，EPD）一般在1×104～1×105cm-2范圍內(nèi)。分子束外延碲鎘汞通常選用（211）面碲鋅鎘，由于碲鋅鎘晶錠中孿晶主要分布在（111）面上，與（211）面存在19.3°偏角，因此制備（211）碲鋅鎘襯底對(duì)碲鋅鎘晶粒尺寸的要求要高于液相外延使用的（111）碲鋅鎘襯底。上述因素導(dǎo)致了（211）碲鋅鎘襯底成品率更低、襯底尺寸更小、價(jià)格更加昂貴，高溫器件、中長(zhǎng)雙色器件等高端探測(cè)器中僅（211）碲鋅鎘襯底價(jià)格就能占到組件價(jià)格的20%到40%。相較于碲鋅鎘襯底，異質(zhì)襯底（如Si、GaAs、Ge、GaSb等）具有尺寸大、成本低、與常規(guī)半導(dǎo)體設(shè)備兼容性好等優(yōu)點(diǎn)，在異質(zhì)襯底上外延碲鎘汞材料是國(guó)內(nèi)外主流紅外機(jī)構(gòu)在低成本高性能紅外探測(cè)器方向發(fā)展的研究重點(diǎn)。但該技術(shù)的主要問(wèn)題在于異質(zhì)襯底與碲鎘汞之間較大的晶格失配（Si：19.3%、GaAs：14.4%、Ge：14.3%、GaSb：6.1%）將在碲鎘汞薄膜中引入高密度的貫穿位錯(cuò)（threading dislocation，TD）。貫穿位錯(cuò)作為材料中SRH復(fù)合中心和漏電通道，將降低材料少子壽命，增加器件的產(chǎn)生復(fù)合電流密度，降低器件量子效率及零偏電阻，最終導(dǎo)致器件性能的衰減[4]。這種衰減效應(yīng)對(duì)于短波和中波碲鎘汞器件來(lái)說(shuō)影響并不明顯[5]，但會(huì)嚴(yán)重制約長(zhǎng)波、中長(zhǎng)波以及甚長(zhǎng)波器件性能。目前異質(zhì)襯底上原生碲鎘汞薄膜位錯(cuò)密度一般在8×106～3×107cm-2范圍內(nèi)，為了滿足長(zhǎng)波及甚長(zhǎng)波器件的應(yīng)用需求，碲鎘汞位錯(cuò)密度需要控制到5×105cm-2以下[6]。

本文對(duì)碲鎘汞薄膜位錯(cuò)密度隨薄膜厚度的變化規(guī)律進(jìn)行了計(jì)算，分析了決定原生碲鎘汞薄膜位錯(cuò)密度的主要因素，明確了引入位錯(cuò)抑制技術(shù)的必要性?；诖耍偨Y(jié)了循環(huán)退火、位錯(cuò)阻擋和臺(tái)面位錯(cuò)吸除3種位錯(cuò)抑制技術(shù)的原理及研究進(jìn)展，討論了3種技術(shù)后續(xù)的發(fā)展趨勢(shì)及研究重點(diǎn)。

1 異質(zhì)襯底外延碲鎘汞位錯(cuò)密度隨膜厚的演化規(guī)律

在異質(zhì)外延體系中，～1/[7]和～1/2[8]是兩種經(jīng)典的位錯(cuò)密度隨厚度演化模型。～1/模型認(rèn)為位錯(cuò)隨薄膜厚度增加而延伸，與延伸過(guò)程中相遇的位錯(cuò)發(fā)生湮滅反應(yīng)（反應(yīng)后兩條位錯(cuò)均消失）。兩條位錯(cuò)能夠發(fā)生反應(yīng)的最大距離稱為位錯(cuò)反應(yīng)半徑a。在～1/模型中，當(dāng)外延層厚度變化D時(shí)某一位錯(cuò)可與其他位錯(cuò)發(fā)生反應(yīng)的區(qū)域如式(1)所示，任一位錯(cuò)將和數(shù)量為＝的位錯(cuò)相遇并湮滅，為貫穿位錯(cuò)密度。因此位錯(cuò)密度隨厚度的變化值Δ如式(2)所示，當(dāng)D無(wú)限小后，將(2)式作積分處理后，得到位錯(cuò)密度與薄膜厚度的關(guān)系，如式(3)。

＝2aD(1)

Δ＝－＝-2a2D(2)

式中：0為初始位錯(cuò)密度。

～1/2模型假設(shè)位錯(cuò)反應(yīng)半徑a￠隨薄膜厚度增加而線性增加，與相遇的位錯(cuò)發(fā)生湮滅反應(yīng)，位錯(cuò)反應(yīng)半徑a￠～，將其關(guān)系簡(jiǎn)化為a￠＝，模型計(jì)算結(jié)果可給出位錯(cuò)密度數(shù)量級(jí)的估計(jì)。當(dāng)外延層厚度增加時(shí)，任意位錯(cuò)反應(yīng)的區(qū)域￠如式(4)，其位錯(cuò)密度的變化D如式(5)所示，處理后得到式(6)。

￠＝2pD(4)

D＝－＝-2p2D(5)

異質(zhì)襯底與碲鎘汞間通常需要制備一個(gè)碲化鎘緩沖層，常規(guī)外延膜層結(jié)構(gòu)如圖1上部所示，0、1、2以及3分別表示襯底與碲化鎘界面、碲化鎘表面、碲化鎘與碲鎘汞界面以及碲鎘汞表面4個(gè)位置處的貫穿位錯(cuò)密度。對(duì)于異質(zhì)襯底上的碲化鎘薄膜，采用上述兩種模型進(jìn)行了計(jì)算。其中襯底與碲化鎘界面貫穿位錯(cuò)密度0取1×1010cm-2[7]，a取1000[7]和0.7mm[9]，為材料伯氏矢量，碲化鎘厚度取8mm。計(jì)算結(jié)果如圖1中0～8mm厚度范圍內(nèi)3條曲線所示，～1/模型計(jì)算結(jié)果（不同a取值）均與G. Badano等人[10]實(shí)驗(yàn)結(jié)果接近，a＝0.7mm計(jì)算結(jié)果與實(shí)驗(yàn)結(jié)果吻合度更好。～1/2模型與實(shí)驗(yàn)值存在一個(gè)半數(shù)量級(jí)的偏離，這可能是模型假設(shè)中a￠＝導(dǎo)致位錯(cuò)反應(yīng)半徑與實(shí)際值偏差較大造成的。驗(yàn)證了位錯(cuò)反應(yīng)半徑與材料剪切模量以及Peierls應(yīng)力相關(guān)[7]，主要由材料種類和生長(zhǎng)溫度所決定，而與厚度的關(guān)系不大。

對(duì)碲化鎘緩沖層上的碲鎘汞薄膜，采用～1/模型進(jìn)行了計(jì)算。目前普遍認(rèn)為碲化鎘與碲鎘汞間約0.2%的晶格失配將增殖出107～108cm-2量級(jí)[11-12]位錯(cuò)，計(jì)算中取2＝1和2＝101兩個(gè)值，a取1000和0.7mm，碲鎘汞層厚度取8mm。計(jì)算結(jié)果如圖1中8～16mm厚度范圍內(nèi)4條曲線所示。初始條件為2＝1、a＝1000的計(jì)算結(jié)果與Ge基碲鎘汞實(shí)驗(yàn)結(jié)果相近，說(shuō)明Ge基碲鎘汞EPD演化實(shí)驗(yàn)結(jié)果與界面無(wú)位錯(cuò)增殖、位錯(cuò)反應(yīng)半徑小的計(jì)算結(jié)果吻合度好，而初始條件為2＝101、a＝0.7mm的計(jì)算結(jié)果與J. D. Benson等人[11]的Si基碲鎘汞實(shí)驗(yàn)結(jié)果相近，說(shuō)明Si基碲鎘汞EPD演化實(shí)驗(yàn)結(jié)果與界面位錯(cuò)增殖高、位錯(cuò)反應(yīng)半徑大的計(jì)算結(jié)果吻合度好。但值得注意的是，Ge、Si兩種襯底上的碲鎘汞EPD值較為接近。

從上述分析可以得出，位錯(cuò)反應(yīng)半徑和薄膜厚度是決定原生碲鎘汞材料貫穿位錯(cuò)密度的主要參數(shù)。由于位錯(cuò)反應(yīng)半徑的限制，原生碲鎘汞材料（8mm膜厚）貫穿位錯(cuò)密度無(wú)法降低至8×106cm-2以下，與長(zhǎng)波器件對(duì)于碲鎘汞位錯(cuò)密度的要求存在較大差距。為了進(jìn)一步降低材料貫穿位錯(cuò)密度，位錯(cuò)抑制技術(shù)的引入是必須的。

2 異質(zhì)襯底外延碲鎘汞薄膜位錯(cuò)抑制技術(shù)進(jìn)展

2.1 循環(huán)退火技術(shù)

循環(huán)退火（thermal cycle annealing，TCA）技術(shù)是出現(xiàn)最早、研究最為廣泛的位錯(cuò)抑制技術(shù)。它不同于傳統(tǒng)單周期長(zhǎng)時(shí)間退火，而是通過(guò)短時(shí)間多周期循環(huán)對(duì)原生碲鎘汞材料進(jìn)行原位或離位熱處理，利用高溫在外延層與襯底之間引入的熱失配應(yīng)變，多次驅(qū)動(dòng)位錯(cuò)進(jìn)行運(yùn)動(dòng)，使位錯(cuò)相遇并發(fā)生反應(yīng)，達(dá)到降低位錯(cuò)密度目的。循環(huán)退火技術(shù)典型退火溫度曲線如圖2所示[13]，熱循環(huán)中低溫一般為250℃（位錯(cuò)運(yùn)動(dòng)激活溫度），高溫從300℃～600℃不等，樣品每次在高溫停留時(shí)間為單周期退火時(shí)間。

圖1 異質(zhì)襯底上碲化鎘、碲鎘汞材料貫穿位錯(cuò)密度隨厚度的變化規(guī)律

注：圖內(nèi)示意圖為膜層結(jié)構(gòu)及各特征位置位錯(cuò)密度標(biāo)記，方形及圓形數(shù)據(jù)點(diǎn)來(lái)自文獻(xiàn)[10]和文獻(xiàn)[11]，分別為Ge基碲化鎘和Si基碲鎘汞EPD數(shù)據(jù)，菱形點(diǎn)為昆明物理研究所（KIP）Ge基碲鎘汞EPD數(shù)據(jù)

Note: The schematic of HgCdTe layer structure and dislocations density symbols at each typical position were showed at top of the figure

循環(huán)退火技術(shù)最早由J. M. Arias等人[14]從GaAs/Si材料[15]借鑒到HgCdTe/GaAs材料中。其循環(huán)退火實(shí)驗(yàn)中，高溫為490℃、低溫為300℃、循環(huán)次數(shù)為4次，單周期退火時(shí)間為10min。經(jīng)過(guò)循環(huán)退火處理，碲鎘汞表面EPD值從初始的5×106cm-2降至2.3×105cm-2。此后，多家機(jī)構(gòu)跟進(jìn)開(kāi)展了相關(guān)研究，但均無(wú)法重復(fù)J. M. Arials等人的結(jié)果[16-18]。以J. D. Benson組[16]的系統(tǒng)研究最具代表性，其針對(duì)HgCdTe/Si材料，選用400℃～600℃內(nèi)多個(gè)高溫溫度進(jìn)行了4～16次循環(huán)退火，材料中位錯(cuò)密度從1×107cm-2初值開(kāi)始下降，并在1×106cm-2附近趨于飽和，與J. M. Arias等人得到的結(jié)果相差近一個(gè)數(shù)量級(jí)。

圖2 循環(huán)退火典型溫度控制曲線[13]

為了解釋位錯(cuò)密度在循環(huán)退火后出現(xiàn)飽和的現(xiàn)象，J. D. Benson等人[15-16]進(jìn)行了建模仿真，模型中不考慮位錯(cuò)間具體反應(yīng)時(shí)需要滿足的矢量條件和能量條件，直接將其簡(jiǎn)化為基元反應(yīng)，分為湮滅反應(yīng)（dislocation annihilation，位錯(cuò)消失于自由邊界或界面，位錯(cuò)數(shù)量1?0）和合并反應(yīng)（dislocation coalescence，兩條位錯(cuò)相遇后合并為一條位錯(cuò)，位錯(cuò)數(shù)量2?1），如圖3及式(7)、式(8)所示。

式中：1為滑動(dòng)位錯(cuò)密度（位錯(cuò)在滑移面內(nèi)，可自由運(yùn)動(dòng)）；1為湮滅反應(yīng)速率；2為釘扎位錯(cuò)密度（位錯(cuò)脫離了滑移面，無(wú)法繼續(xù)運(yùn)動(dòng)）；2為合并反應(yīng)速率。1、2是位錯(cuò)運(yùn)動(dòng)速率的一次函數(shù)，退火溫度越高，位錯(cuò)運(yùn)動(dòng)速率越大，1、2也越大，1、2可從實(shí)驗(yàn)數(shù)據(jù)中擬合得出，對(duì)于碲鎘汞薄膜來(lái)說(shuō)，2比1小6個(gè)數(shù)量級(jí)左右。

根據(jù)反應(yīng)式(7)和式(8)，可得到1和2的變化速率，如式(9)和式(10)，其中為參與合并反應(yīng)的滑動(dòng)位錯(cuò)比例。對(duì)式(9)、(10)進(jìn)行積分后，可以得到第一次循環(huán)后滑動(dòng)和釘扎的位錯(cuò)密度值1（cycle1）和2（cycle1）值，相加后得到第一次循環(huán)反應(yīng)后總位錯(cuò)密度值total（cycle1），如式(11)、(12)及(13)。

圖3 兩種位錯(cuò)反應(yīng)類型示意[17]

d1/d＝－11－212(9)

式中：0為原生材料位錯(cuò)密度；為退火時(shí)間。將前一循環(huán)total值作為下一次循環(huán)的0值，進(jìn)行迭代計(jì)算，可得到次循環(huán)后滑動(dòng)、釘扎、總位錯(cuò)密度值1（cycle）、2（cycle）及total（cycle）。

不同退火溫度下仿真和實(shí)驗(yàn)結(jié)果如圖4所示[16]，可以看出在較高溫度（604℃）退火，由于較大的2值，式(8)反應(yīng)加快，釘扎位錯(cuò)密度上升較快，4次循環(huán)后即達(dá)到1×106cm-2，此時(shí)總位錯(cuò)密度無(wú)法得到進(jìn)一步降低。而當(dāng)降低退火溫度，減小2值，增加循環(huán)次數(shù)時(shí)，釘扎位錯(cuò)密度可相應(yīng)的降低，在440℃和494℃進(jìn)行16次循環(huán)后達(dá)到3×105cm-2附近，但總位錯(cuò)密度仍處于1×106cm-2附近。

J. D. Benson模型中以上一循環(huán)total值作為下一循環(huán)的0值，但實(shí)際上每次循環(huán)僅有滑動(dòng)位錯(cuò)1可參與到下一循環(huán)的反應(yīng)中。因此本文使用上一循環(huán)1值作為下一循環(huán)的0值，在250℃～600℃范圍，計(jì)算了材料中理論最小位錯(cuò)密度值（1＜1×104cm-2時(shí)的釘扎位錯(cuò)密度2值），同時(shí)計(jì)算了材料位錯(cuò)密度從1×107cm-2降低到5×105cm-2時(shí)所需的循環(huán)次數(shù)及熱處理時(shí)間，結(jié)果如圖5所示?？梢钥闯?，退火溫度不超過(guò)550℃時(shí)，材料總位錯(cuò)密度可控制在5×105cm-2以內(nèi)，但溫度越低，所需循環(huán)次數(shù)越高，250℃時(shí)需要超過(guò)100000周期，熱處理時(shí)間為266h（每周期10min），而500℃所需周期數(shù)最低（53次），時(shí)間為8.8h。

圖4 退火溫度與位錯(cuò)抑制效果關(guān)系，點(diǎn)為實(shí)驗(yàn)結(jié)果，線為理論計(jì)算結(jié)果（每周期5min）：(a) 高溫溫度為604℃；(b) 高溫溫度為494℃；(c) 高溫溫度為440℃[16]

多周期循環(huán)有望將異質(zhì)襯底上碲鎘汞材料位錯(cuò)密度降低到5×105cm-2，但由于所需循環(huán)數(shù)非常大，從可工程化的角度看，位錯(cuò)密度為5×105cm-2已經(jīng)是循環(huán)退火技術(shù)可以達(dá)到的最低值。為了獲得更加有效的位錯(cuò)抑制效果，出現(xiàn)了臺(tái)面陣列退火技術(shù)和位錯(cuò)阻擋技術(shù)。

圖5 循環(huán)退火處理后碲鎘汞薄膜理論最低位錯(cuò)密度與退火溫度的關(guān)系，材料位錯(cuò)密度降低至5×105cm-2時(shí)所需的循環(huán)次數(shù)及時(shí)間與退火溫度的關(guān)系

2.2 位錯(cuò)阻擋技術(shù)

外延過(guò)程中，貫穿位錯(cuò)在界面處將發(fā)生偏轉(zhuǎn)（圖6(a)），偏轉(zhuǎn)程度與失配度及外延層厚度有關(guān)（如圖6(b)）。當(dāng)外延層厚度超過(guò)一定厚度1時(shí)（1＜臨界厚度c），位錯(cuò)達(dá)到最大偏轉(zhuǎn)程度，此時(shí)位錯(cuò)將沿界面進(jìn)行延伸，延伸長(zhǎng)度可達(dá)厘米量級(jí)[20]。當(dāng)薄膜厚度進(jìn)一步增加超過(guò)臨界厚度c后，位錯(cuò)又將轉(zhuǎn)向并穿入到外延層中[21]。位錯(cuò)阻擋技術(shù)[8,22]利用了上述位錯(cuò)在界面處偏轉(zhuǎn)并延伸的特性，人為制造具有一定失配度、厚度及層數(shù)的交替阻擋層，使位錯(cuò)被阻擋且沿阻擋層界面延伸，延伸過(guò)程中增加了位錯(cuò)間發(fā)生反應(yīng)的概率，最終達(dá)到降低位錯(cuò)密度的效果。

J. Wu等人[23-25]在Si襯底上制備InAs/GaAs量子點(diǎn)材料，使用位錯(cuò)阻擋層對(duì)GaAs緩沖層的位錯(cuò)密度進(jìn)行控制，以降低貫穿位錯(cuò)對(duì)量子點(diǎn)紅外器件性能的影響。位錯(cuò)阻擋層位于Si與GaAs界面處，包含4組重復(fù)結(jié)構(gòu)，每組由5周期（10nm In0.18Ga0.82As/10nm GaAs）交替結(jié)構(gòu)及300nm GaAs間隔層組成。經(jīng)過(guò)位錯(cuò)阻擋，后續(xù)GaAs層中的位錯(cuò)密度降到了105cm-2量級(jí)，阻擋層結(jié)構(gòu)及位錯(cuò)密度測(cè)試（TEM）如圖7(a)、(b)所示。

W. Lei等人[26-27]在CdTe與GaSb界面處制備了兩種位錯(cuò)阻擋結(jié)構(gòu)，一種是30～50周期（4～5nm ZnTe/4～5nm CdTe）交替結(jié)構(gòu)位錯(cuò)阻擋層，另一種由4組位錯(cuò)阻擋層組成，如圖7(c)所示。每個(gè)位錯(cuò)阻擋層由5周期（12nm Cd0.85Zn0.15Te/13nm CdTe）交替結(jié)構(gòu)和465nm CdTe間隔層組成。經(jīng)過(guò)位錯(cuò)阻擋，異質(zhì)襯底上碲化鎘薄膜位錯(cuò)密度從1×107cm-2降至1×105cm-2附近，如圖7(d)所示，這是異質(zhì)襯底上制備的碲化鎘材料目前達(dá)到的最低位錯(cuò)密度。

位錯(cuò)阻擋技術(shù)在Ⅲ-Ⅴ族和Ⅱ-Ⅵ族材料異質(zhì)外延中均展現(xiàn)出了較好的位錯(cuò)抑制效果，但對(duì)于制備低位錯(cuò)密度碲鎘汞材料來(lái)說(shuō)，低位錯(cuò)密度碲化鎘緩沖層只是一個(gè)必要前提。根據(jù)圖1中的位錯(cuò)變化規(guī)律，碲鎘汞與碲化鎘間～0.2%的晶格失配仍將在碲鎘汞中引入高系數(shù)107cm-2量級(jí)的位錯(cuò)，因此如何在高質(zhì)量的碲化鎘緩沖層上外延得到位錯(cuò)密度相當(dāng)或更低的碲鎘汞薄膜仍極具挑戰(zhàn)。從位錯(cuò)抑制的角度分析，碲化鎘與碲鎘汞間的位錯(cuò)阻擋層或組分漸變過(guò)渡層是兩種可能的途徑。位錯(cuò)阻擋層方面，以HgCdTe/CdTe交替結(jié)構(gòu)為例，由于交替結(jié)構(gòu)間失配度小，為使位錯(cuò)在界面處偏轉(zhuǎn)，阻擋層中交替結(jié)構(gòu)的單層厚度需要超過(guò)數(shù)十納米，加上間隔層后阻擋層總厚度將超過(guò)數(shù)微米。這需要在器件工藝中將位錯(cuò)阻擋層去除，降低其對(duì)輻射信號(hào)吸收產(chǎn)生的影響。組分漸變過(guò)渡層方面，需要通過(guò)控制Hg束流的方式從碲化鎘漸變到碲鎘汞，Hg束流的控制以及由于Hg/Te持續(xù)變化所需的生長(zhǎng)溫度調(diào)控難度均不小?？傮w來(lái)看，位錯(cuò)阻擋技術(shù)后續(xù)獲得突破的技術(shù)難度較大。

2.3 臺(tái)面位錯(cuò)吸除技術(shù)

臺(tái)面位錯(cuò)吸除的思想來(lái)源于選區(qū)外延，由P. Müller等人[28]最先提出，它是將外延材料進(jìn)行臺(tái)面成型，再進(jìn)行退火處理，使臺(tái)面上的貫穿位錯(cuò)移動(dòng)并消失于臺(tái)面?zhèn)缺诘募夹g(shù)。由于碲鎘汞與異質(zhì)襯底間存在膨脹系數(shù)差D，提升材料溫度將在碲鎘汞與異質(zhì)襯底界面處引入熱失配（式(14)），失配應(yīng)力將驅(qū)使位錯(cuò)發(fā)生運(yùn)動(dòng)。位錯(cuò)包含失配部分和貫穿部分，位錯(cuò)運(yùn)動(dòng)時(shí)，失配部分沿界面進(jìn)行延伸，貫穿部分在滑移面內(nèi)移動(dòng)。X. G. Zhang對(duì)臺(tái)面上位錯(cuò)的運(yùn)動(dòng)進(jìn)行了靜力學(xué)分析[29-30]，由于臺(tái)面?zhèn)缺谧杂蛇吔绲拇嬖?，臺(tái)面內(nèi)位錯(cuò)的貫穿部分將受到鏡像力I作用（式(15)），牽引位錯(cuò)向臺(tái)面?zhèn)缺谶\(yùn)動(dòng)，同時(shí)位錯(cuò)的失配部分將受到線張力L的阻礙（式(16)）。當(dāng)鏡像力大于線張力時(shí)，貫穿位錯(cuò)可移出臺(tái)面，平衡I與L，可得到鏡像力作用最大有效距離max以及位錯(cuò)可完全移出的臺(tái)面最大尺寸max（式(17)）。

圖6 異質(zhì)外延中貫穿位錯(cuò)進(jìn)入外延層時(shí)發(fā)生偏轉(zhuǎn)及沿界面延伸示意[22]：(a) 位錯(cuò)在界面處的偏轉(zhuǎn)發(fā)生在滑移面內(nèi)；(b) 位錯(cuò)在界面處發(fā)生偏轉(zhuǎn)的截面示意

圖7 位錯(cuò)阻擋層結(jié)構(gòu)及位錯(cuò)阻擋效果：(a) GaAs/Si界面附近In0.18Ga0.82As/GaAs阻擋層TEM照片；(b) GaAs/Si界面附近經(jīng)多次位錯(cuò)過(guò)濾后位錯(cuò)密度的變化，位錯(cuò)阻擋層將位錯(cuò)密度降至1×106cm-2以下[25]；(c) CdTe/GaSb界面處的Cd0.85Zn0.15Te/CdTe位錯(cuò)阻擋層結(jié)構(gòu)示意圖；(d) CdTe/GaSb材料阻擋層位錯(cuò)抑制效果，原生碲化鎘EPD（上）及位錯(cuò)抑制后碲化鎘EPD（下）[27]

＝D×D(14)

(16)

式中：為剪切模量；為泊松比；為位錯(cuò)伯氏矢量；為薄膜厚度；為鏡像力作用有效范圍；為位錯(cuò)線與材料表面夾角，一般為60°（全位錯(cuò)）；為位錯(cuò)線與其伯氏矢量間夾角。

實(shí)驗(yàn)方面，A. J. Stoltz等人[31]在HgCdTe/Si薄膜上用等離子刻蝕制備了直徑30mm，高8mm的臺(tái)面，經(jīng)過(guò)低溫250℃、高溫494℃四次循環(huán)退火，將碲鎘汞位錯(cuò)密度從1×107cm-2附近降低到3×106cm-2，并且其位錯(cuò)腐蝕坑大多分布在臺(tái)面邊緣，臺(tái)面中心位錯(cuò)密度接近0 cm-2。進(jìn)一步器件結(jié)果顯示，臺(tái)面位錯(cuò)吸除處理的Si基碲鎘汞制備的長(zhǎng)波器件0值與碲鋅鎘基碲鎘汞制備的長(zhǎng)波器件0值相當(dāng)，如圖8所示。

使用式(17)對(duì)HgCdTe/Si材料位錯(cuò)可滑出臺(tái)面最大尺寸進(jìn)行計(jì)算，假設(shè)貫穿位錯(cuò)僅在碲鎘汞單膜層中運(yùn)動(dòng)，即熱應(yīng)力驅(qū)動(dòng)碲鎘汞與碲化鎘界面上的失配位錯(cuò)進(jìn)行延伸，取CdTe/Si熱膨脹系數(shù)為7.4×10－6K－1[32]，HgCdTe（＝0.2）熱膨脹系數(shù)為5×10－6K－1[33]，D＝469K，＝10mm（MCT）得到＝34mm。假設(shè)貫穿位錯(cuò)在HgCdTe/CdTe雙膜層中運(yùn)動(dòng)，熱應(yīng)力驅(qū)動(dòng)碲化鎘與Si界面處的失配位錯(cuò)進(jìn)行延伸，取Si熱膨脹系數(shù)為2.5×10－6K－1，＝16mm（CT＋MCT）得到＝55mm。Stoltz的實(shí)驗(yàn)結(jié)果中位錯(cuò)并未完全消失于臺(tái)面（臺(tái)面尺寸為30mm），因此可認(rèn)為單層膜假設(shè)中計(jì)算結(jié)果與實(shí)驗(yàn)更為接近。

臺(tái)面隔離溝槽深度、溝槽側(cè)壁角度等將影響位錯(cuò)去除效率及后續(xù)芯片工藝難度，需要對(duì)臺(tái)面位錯(cuò)吸除與芯片加工進(jìn)行工藝融合。由于鏡像力可看作真空對(duì)位錯(cuò)的吸引力，隔離臺(tái)面的溝槽越深，碲鎘汞薄膜中貫穿位錯(cuò)受到鏡像力作用的部分越多，因此通常需要刻蝕開(kāi)槽到碲化鎘與碲鎘汞界面附近，即溝槽深度與碲鎘汞薄膜厚度相當(dāng)。另外，溝槽側(cè)壁角度雖然與位錯(cuò)去除效率關(guān)系不大，但與器件占空比、側(cè)壁鈍化難度等直接相關(guān)。

圖8 臺(tái)面位錯(cuò)吸除處理的Si基碲鎘汞制備的長(zhǎng)波器件R0A值與碲鋅鎘基碲鎘汞制備的長(zhǎng)波器件R0A值比較[31]：(a) CZT襯底上生長(zhǎng)的碲鎘汞；(b) Si基碲鎘汞

圖9 不同方向長(zhǎng)條臺(tái)面位錯(cuò)抑制效果對(duì)比[34,36]：(a) 沿不同晶向臺(tái)面退火處理后EPD情況；(b) 不同晶向臺(tái)面在不同退火條件處理后EPD情況

3 結(jié)語(yǔ)

～1/模型可以準(zhǔn)確地描述異質(zhì)襯底上原生碲化鎘、碲鎘汞薄膜位錯(cuò)密度隨厚度的變化規(guī)律，由于位錯(cuò)反應(yīng)半徑的限制，原生碲鎘汞材料貫穿位錯(cuò)密度難以降低至5×106cm-2以下，與長(zhǎng)波、甚長(zhǎng)波器件對(duì)材料位錯(cuò)密度的要求存在較大差距，因此有必要引入位錯(cuò)抑制技術(shù)。

循環(huán)退火技術(shù)近年來(lái)得到了廣泛研究，由于位錯(cuò)反應(yīng)過(guò)程中釘扎位錯(cuò)的產(chǎn)生，碲鎘汞薄膜位錯(cuò)密度容易在1×106cm-2附近將出現(xiàn)飽和。模型計(jì)算結(jié)果顯示碲鎘汞位錯(cuò)密度的進(jìn)一步降低需要合適的退火溫度和更多的循環(huán)次數(shù)，但多次循環(huán)退火工藝將引入表面劣化、材料中原子互擴(kuò)散等問(wèn)題。因此循環(huán)退火技術(shù)更適用于短波、中波器件探測(cè)性能提升，但對(duì)于長(zhǎng)波及甚長(zhǎng)波器件，其后續(xù)發(fā)展?jié)摿Σ淮?。位錯(cuò)阻擋技術(shù)方面，目前異質(zhì)襯底上碲化鎘位錯(cuò)密度已降至1×105cm-2附近，后續(xù)的難點(diǎn)是在高質(zhì)量碲化鎘上制備出位錯(cuò)密度相當(dāng)甚至更低的碲鎘汞薄膜。在碲化鎘和碲鎘汞間的HgCdTe/CdTe位錯(cuò)阻擋層或組分漸變過(guò)渡層是可能的解決途徑，但總體來(lái)看獲得技術(shù)突破的難度較大。臺(tái)面位錯(cuò)吸除技術(shù)目前針對(duì)HgCdTe/Si薄膜獲得了較好的位錯(cuò)抑制效果，可以將材料位錯(cuò)密度控制在5×105cm-2以內(nèi)，顯示出了巨大的發(fā)展?jié)摿蛢r(jià)值，后續(xù)將臺(tái)面退火工藝與芯片工藝融合后，有望大幅促進(jìn)低成本長(zhǎng)波、中長(zhǎng)波、甚長(zhǎng)波器件的發(fā)展。

[1] LEI W, Antoszewski J, Faraone L. Progress, challenges, and opportunities for HgCdTe infrared materials and detectors[J]., 2015, 2(4): 041303.

[2] Kinch M A. The future of infrared; III–Vs or HgCdTe?[J]., 2015, 44(9): 2969-2976.

[3] Rogalski A. History of infrared detectors[J]., 2012, 20(3): 279-308.

[4] Jó?wikowski K, Jó?wikowska A, Martyniuk A. Dislocations as a noise source in LWIR HgCdTe photodiodes[J]., 2016, 45(10): 4769-4781.

[5] Johnson S M, Buell A A, Vilela M F, et al. HgCdTe/Si materials for long wavelength infrared detectors[J]., 2004, 33(6): 526-530.

[6] Gopal V, Gupta S. Effect of dislocations on the zero-bias resistance-area product, quantum efficiency, and spectral response of LWIR HgCdTe photovoltaic detectors[J]., 2003, 50(5): 1220-1226.

[7] Speck J S, Brewer M A, Beltz G, et al. Scaling laws for the reduction of threading dislocation densities in homogeneous buffer layers[J]., 1996, 80(7): 3808-3816.

[8] Ward T, Sánchez A M, Tang M, et al. Design rules for dislocation filters[J]., 2014, 116(6): 063508.

[9] Carmody M, Lee D, Zandian M, et al. Threading and misfit-dislocation motion in molecular-beam epitaxy-grown HgCdTe epilayers[J]., 2003, 32(7): 710-716.

[10] Badano G, Robin I C, Amstatt B, et al. Reduction of the dislocation density in molecular beam epitaxial CdTe (211) B on Ge (211)[J]., 2010, 312(10): 1721-1725.

[11] Benson J D, Bubulac L O, Smith P J, et al. Growth and analysis of HgCdTe on alternate substrates[J]., 2012, 41(10): 2971-2974.

[12] Jacobs R N, Benson J D, Stoltz A J, et al. Analysis of thermal cycle-induced dislocation reduction in HgCdTe/CdTe/Si(211) by scanning transmission electron microscopy[J]., 2013, 366(MAR.1): 88-94.

[13] Brill G, Farrell S, Chen Y P, et al. Dislocation reduction of HgCdTe/Si through ex situ annealing[J]., 2010, 39(7): 967-973.

[14] Arias J M, Zandian M, Shin S H, et al. Dislocation density reduction by thermal annealing of HgCdTe epilayers grown by molecular beam epitaxy on GaAs substrates[C]//, 1991, 235(1): 1646-1650.

[15] Yamaguchi M, Tachikawa M, Itoh Y, et al. Thermal annealing effects of defect reduction in GaAs on Si substrates[J]., 1990, 68(9): 4518-4522.

[16] Benson J D, Farrell S, Brill G, et al. Dislocation analysis in (112) B HgCdTe/CdTe/Si[J]., 2011, 40(8): 1847-1853.

[17] Farrell S, Rao M V, Brill G, et al. Effect of cycle annealing parameters on dislocation density reduction for HgCdTe on Si[J]. J, 2011, 40(8): 1727-1732.

[18] SHEN C, GU R J, FU X L, et al. Dislocation reduction in CdTe/HgCdTe film prepared by MBE on Si substrate[J]., 2011, 30(6): 490-494.

[19] Vaghayenegar M, Jacobs R N, Benson J D, et al. Correlation of etch pits and dislocations in As-grown and thermal-cycle-annealed HgCdTe(211) films[J]., 2017, 23(S1): 1526-1527.

[20] Szilagyi A, Grimbergen M N. Misfit and threading dislocations in HgCdTe epitaxy[J].:,,, 1986, 4(4): 2200-2204.

[21] Ciani A J, Chung P W. Simulations of dislocations in CdZnTe/SL/Si substrates[J]., 2010, 39(7): 1063-1069.

[22] Freund L B. A criterion for arrest of a threading dislocation in a strained epitaxial layer due to an interface misfit dislocation in its path[J]., 1990, 68(5): 2073-2080.

[23] George I, Becagli F, LIU H Y, et al. Dislocation filters in GaAs on Si[J]., 2015, 30(11): 114004.

[24] WU J, JIANG Q, CHEN S, et al. Monolithically integrated InAs/GaAs quantum dot mid-infrared photodetectors on silicon substrates[J]., 2016, 3(5): 749-753.

[25] CHEN S, LI W, WU J, et al. Electrically pumped continuous-wave III-V quantum dot lasers on silicon[J]., 2016, 10(5): 307-311.

[26] LEI W, REN Y L, Madni I, et al. Low dislocation density MBE process for CdTe-on-GaSb as an alternative substrate for HgCdTe growth[J]., 2018, 92: 96-102.

[27] PAN W W, GU R J, ZHANG Z K, et al. Strained CdZnTe/CdTe Superlattices As threading dislocation filters in lattice mismatched MBE growth of CdTe on GaSb[J]., 2020, 49: 6983-6989.

[28] Müller P, Zogg H, Fach A, et al. Reduction of threading dislocation densities in heavily lattice mismatched PbSe on Si(111) by glide[J]., 1997, 78(15): 3007-3010.

[29] ZHANG X G, LI P, ZHAO G, et al. Removal of threading dislocations from patterned heteroepitaxial semiconductors by glide to sidewalls[J]., 1998, 27(11): 1248-1253.

[30] ZHANG X G, Rodriguez A, WANG X, et al. Complete removal of threading dislocations from mismatched layers by patterned heteroepitaxial processing[J]., 2000, 77(16): 2524-2526.

[31] Stoltz A J, Benson J D, Carmody M, et al. Reduction of dislocation density in HgCdTe on Si by producing highly reticulated structures[J]., 2011, 40(8): 1785-1789.

[32] Jacobs R N, Markunas J, Pellegrino J, et al. Role of thermal expansion matching in CdTe heteroepitaxy on highly lattice-mismatched substrates[J]., 2008, 310(12): 2960-2965.

[33] Kasap S, Willoughby A. Mercury Cadmium Telluride: Growth, Properties and Applications[M]. John Wiley & Sons, 2011.

[34] Stoltz A J, Benson J D, Jacobs R, et al. Reduction of dislocation density by producing novel structures[J]., 2012, 41(10): 2949-2956.

[35] Jacobs R N, Stoltz A J, Benson J D, et al. Analysis of mesa dislocation gettering in HgCdTe/CdTe/Si (211) by scanning transmission electron microscopy[J]., 2013, 42(11): 3148-3155.

[36] Simingalam S, Pattison J, Chen Y, et al. Dislocation Reduction in HgCdTe Mesa Structures Formed on CdTe/Si[J]., 2016, 45(9): 1-6.

Research Progress of Dislocation Density Reduction in MBE HgCdTe on Alternative Substrates

YANG Jin，LI Yanhui，YANG Chunzhang，QIN Gang，LI Junbin，LEI Wen，KONG Jincheng，ZHAO Jun，JI Rongbin

(,650223,)

HgCdTe has dominated the high-performance IR detector market for decades. Owing to its numerous merits, including precise energy band structure control and device structure growth, theMBE(molecular beam epitaxy) growth of HgCdTe has become the main tool for fabricating third-generation IR focal plane arrays. CdZnTe is widely considered to be an ideal substrate for HgCdTe epitaxy because of the matched lattice through Zn fraction adjustment. Therefore, HgCdTe/CdZnTe has a high crystal quality with a typical etch pit density in the range of 1′104–1′105cm-2. However, several limitations, such as high cost, small wafer size, and low yield, still exist in the (211) CdZnTe substrate, which results in high cost and limits the array format size in infrared detectors based on HgCdTe/CdZnTe. Compared with CdZnTe substrates, alternative substrates (e.g., Si, Ge, GaAs, and GaSb) have large wafer size, low cost, and convenience in standard semiconductor equipment, which have the potential to fabricate low-cost high-performance focal plane arrays. The main issue in HgCdTe on alternative substrates is the large lattice mismatch between the substrate and epi-layer (19.3%, 14.3%, 14.4%, and 6.1% for Si, Ge, GaAs, and GaSb, respectively), which is responsible for the high dislocation density of 106–107cm-2in HgCdTe films. The high dislocation density hampers the application of this material to long-wavelength and very long-wavelength infrared detectors.The variation in dislocation density with film thickness in the as-grown HgCdTe film grown on an alternative substrate was modeled, and the results from the ρ～1/h law agreed well with the experimental data. This indicates that the dislocation annihilation radius is the leading cause of impeding the dislocation density below 5′106cm-2in HgCdTe; thus, dislocation reduction is urgently needed. Moreover, the theory and research progress on three dislocation reduction methods, namely thermal cycle annealing (TCA), dislocation blocking, and mesa dislocation gettering (MDG), are summarized in this paper. Prospects and priorities for future development are also discussed. Overall, TCA and dislocation blocking techniques are likely to be harder in technical breakthroughs andhave less development potential in dislocation reduction tobelow 5′105cm-2. By contrast, the MDG technique has shown tremendous development potential and high value in low-cost long-wavelength infrared detectors; however, process integration between the MDG technique and standard focal plane array fabrication is needed.

HgCdTe, alternative substrates, dislocation reduction, thermal cycle annealing, dislocation blocking, mesa dislocation gettering

TN304

A

1001-8891(2022)08-0828-09

2021-03-10；

2021-04-16.

楊晉（1990-），男，博士研究生，主要從事紅外光電材料的研究工作。E-mail：buaamseyj@163.com。

核高基重大專項(xiàng)項(xiàng)目。