王世楠，萬永康，閆辰侃，張凱虹，虞勇堅(jiān)

（中國電子科技集團(tuán)公司第五十八研究所，江蘇 無錫 214000）

隨著集成電路技術(shù)的發(fā)展，摩爾定律受到前所未有的挑戰(zhàn)。人們?nèi)找嬲J(rèn)識到在單一芯片集成更高密度的電路越來越困難，三維集成技術(shù)被認(rèn)為是超越摩爾定律，成為持續(xù)實(shí)現(xiàn)器件小型化、高密度、多功能化的首選方案。硅通孔（TSV）、再布線（RDL）等技術(shù)由于可靠性低等因素影響，在軍用及航天領(lǐng)域的應(yīng)用受到限制，而疊層封裝技術(shù)由于其高成熟度，在這些領(lǐng)域得到廣泛的應(yīng)用。軍用及航天等領(lǐng)域的產(chǎn)品在應(yīng)用過程中要經(jīng)歷多種特殊的力學(xué)環(huán)境，對所采用的關(guān)鍵器件的力學(xué)可靠性要求較高。在國軍標(biāo)和美軍標(biāo)的微電子器件試驗(yàn)方法和程序（GJB548B—2005、MIL?STD?883K）中，對此類高可靠氣密性封裝器件均要求進(jìn)行相關(guān)力學(xué)試驗(yàn)，如粘接強(qiáng)度試驗(yàn)和剪切強(qiáng)度試驗(yàn)。但在實(shí)際科研生產(chǎn)中，對這兩類試驗(yàn)的選用存在不清晰的現(xiàn)象。本文基于兩款疊層芯片，對其粘接強(qiáng)度試驗(yàn)和剪切強(qiáng)度試驗(yàn)的選用展開研究。

1 標(biāo)準(zhǔn)分析

1.1 試驗(yàn)標(biāo)準(zhǔn)

國內(nèi)外有許多標(biāo)準(zhǔn)對微電子器件的剪切強(qiáng)度和粘接強(qiáng)度進(jìn)行規(guī)定，如國軍標(biāo)GJB 548B—2005、GJB 128A—1998、國標(biāo)GB/T 4937.19—2018及美軍標(biāo)MIL?STD?883K、MIL?STD?750E等。這些標(biāo)準(zhǔn)對芯片粘接強(qiáng)度試驗(yàn)與芯片剪切強(qiáng)度試驗(yàn)分別都有詳細(xì)的規(guī)定，具體內(nèi)容如表1所示。

表1 幾種標(biāo)準(zhǔn)對兩類試驗(yàn)的規(guī)定

從表1所列出的各標(biāo)準(zhǔn)中對于芯片粘接強(qiáng)度和芯片剪切強(qiáng)度的規(guī)定來看，這兩項(xiàng)試驗(yàn)的本質(zhì)都是針對外部載荷對于連接芯片（及無源器件等）與管座、襯底或基板的材料的力學(xué)強(qiáng)度試驗(yàn)。

以軍用標(biāo)準(zhǔn)中最常使用的GJB 548B—2005為例，其中對于芯片粘接強(qiáng)度試驗(yàn)，主要針對器件在軸方向受到力時的粘附強(qiáng)度；對于芯片剪切強(qiáng)度試驗(yàn)，主要針對器件在或者軸（一般為針對長邊）方向受到力時材料的工藝步驟的完整性（即粘附強(qiáng)度）。GJB 548B—2005關(guān)于施力方向的取向如圖1所示。

圖1 GJB 548B—2005關(guān)于施力方向的取向

綜上，芯片粘接強(qiáng)度試驗(yàn)與芯片剪切強(qiáng)度試驗(yàn)在相關(guān)標(biāo)準(zhǔn)的規(guī)定及選用上存在不清晰的現(xiàn)象。

1.2 載荷曲線

以GJB 548B—2005為例，設(shè)芯片粘接面積為，載荷為，對芯片粘接強(qiáng)度試驗(yàn)和剪切強(qiáng)度試驗(yàn)的載荷曲線進(jìn)行分析。

1.2.1 芯片粘接強(qiáng)度試驗(yàn)

芯片粘接強(qiáng)度試驗(yàn)的載荷曲線根據(jù)以下公式計(jì)算：

以下情況應(yīng)判定為失效：

1）<1.0時發(fā)生脫離；

2）1.0 <<2.0時發(fā)生脫離，且在芯片與底座間無明顯殘余。

1.2.2 芯片剪切強(qiáng)度試驗(yàn)

芯片剪切強(qiáng)度試驗(yàn)的載荷曲線如圖2所示。

圖2 芯片剪切強(qiáng)度載荷曲線

以下情況應(yīng)判定為失效：

1）當(dāng)<1X時發(fā)生脫離；

1.2 精液采集 男方禁欲3～7 d，手淫法收集精液到無菌取精杯中，37 ℃水浴中液化。采用計(jì)算機(jī)輔助精液分析系統(tǒng)(北京偉力WLJY-9000)分析精子濃度、活力，根據(jù)精液體積計(jì)算精子總數(shù)、前向運(yùn)動精子總數(shù)。精子總數(shù)=精子濃度×精液體積，前向運(yùn)動精子總數(shù)(TMS)= 精子濃度×精液體積×前向運(yùn)動精子率。

2）當(dāng)1X≤<1.25X時發(fā)生脫離，同時芯片在附著材料上的殘留小于附著區(qū)面積的50%；

3）1.25 X≤<2X時發(fā)生脫離，同時芯片在附著材料上的殘留小于附著區(qū)面積的10%。

由圖2可知：當(dāng)>4.13 mm時，應(yīng)承受最小25 N或其倍數(shù)的力；當(dāng)0.32 mm≤≤4.13 mm時，通過圖1確定；當(dāng)<0.32 mm時，應(yīng)承受最小力為6 N/mm（1X）或其倍數(shù)。將芯片粘接強(qiáng)度與芯片剪切強(qiáng)度試驗(yàn)載荷曲線整合，如圖3所示。粘接強(qiáng)度載荷恒大于剪切強(qiáng)度載荷，且>4.13 mm時，粘接強(qiáng)度載荷持續(xù)增加，剪切強(qiáng)度載荷保持不變。

圖3 載荷曲線整合圖

將芯片粘接強(qiáng)度與芯片剪切強(qiáng)度載荷曲線相除，建立兩項(xiàng)試驗(yàn)的比值圖像進(jìn)行進(jìn)一步分析，如圖4所示。

圖4 芯片粘接強(qiáng)度與芯片剪切強(qiáng)度載荷比值曲線

通常認(rèn)為芯片面積≥0.1 mm，由圖4可知，芯片粘接強(qiáng)度與剪切強(qiáng)度載荷比值隨著芯片粘接面積的增大，呈現(xiàn)先增大、后減小、再增大的趨勢。當(dāng)=0.2 mm時，比值達(dá)到最大值，為5.93；當(dāng)=4.13 mm時，比值最小，為1.07；當(dāng)=200 mm時，比值為2.07。由圖4可知，當(dāng)芯片粘接面積較大或較小時，芯片粘接強(qiáng)度與剪切強(qiáng)度載荷存在較大差距；當(dāng)≤1.7 mm或≥155 mm時，比值達(dá)到2倍以上。兩項(xiàng)試驗(yàn)的載荷施加方式存在差別，要研究兩項(xiàng)試驗(yàn)的實(shí)際考核效果，需對芯片及粘接材料具體受力狀態(tài)進(jìn)一步分析。

2 試驗(yàn)及仿真

2.1 芯片試驗(yàn)對比

兩顆芯片編號分別為芯片1#與芯片2#，如圖5所示。其中芯片1#上層芯片面積為7.9 mm，芯片2#上層芯片面積為212.8 mm。根據(jù)圖3確定芯片1#和芯片2#的載荷強(qiáng)度，如表2所示。對芯片1#與芯片2#分別進(jìn)行粘接強(qiáng)度與剪切強(qiáng)度試驗(yàn)，均施加2倍載荷，結(jié)果顯示，兩顆芯片試驗(yàn)結(jié)果均為合格。

表2 試驗(yàn)載荷強(qiáng)度

圖5 疊層芯片

2.2 仿真對比

2.2.1 模型建立

根據(jù)芯片封裝設(shè)計(jì)圖建立三維模型，由于芯片粘接強(qiáng)度與剪切強(qiáng)度試驗(yàn)主要對芯片、管殼及粘接材料進(jìn)行研究，因此對無關(guān)結(jié)構(gòu)如鍵合絲等進(jìn)行簡化，如圖6所示。

圖6 三維模型示意圖

表3 芯片主要材料特征參數(shù)

2.2.2 邊界條件

分別建立以下邊界條件：

1）芯片1#粘接強(qiáng)度，對芯片1#上層芯片上表面施加62 N垂直拉力；

2）芯片1#剪切強(qiáng)度，對芯片1#上層芯片短邊施加50 N水平剪切力；

3）芯片2#粘接強(qiáng)度，對芯片2#上層芯片上表面施加104 N垂直拉力；

4）芯片2#剪切強(qiáng)度，對芯片2#上層芯片短邊施加50 N水平剪切力。

2.2.3 仿真結(jié)果與分析

芯片1#和芯片2#的粘接強(qiáng)度、剪切強(qiáng)度仿真結(jié)果云圖如圖7所示。仿真結(jié)果如下：圖7a）中應(yīng)力沿上層芯片與基板結(jié)合邊緣處呈對稱狀均勻分布，最大應(yīng)力值為23.051 MPa，出現(xiàn)在邊角處；圖7b）中應(yīng)力沿著受力的長邊一側(cè)分布，為主要受力部位，中間及另一邊應(yīng)力極小，應(yīng)力最大值位于上邊側(cè)上層芯片與管殼結(jié)合的邊角處，最大值為102.23 MPa；圖7c）中應(yīng)力沿上層芯片與中間轉(zhuǎn)接板結(jié)合邊緣處呈對稱狀均勻分布，最大應(yīng)力值為68.368 MPa，出現(xiàn)在邊角處；圖7d）中應(yīng)力沿著受力的長邊一側(cè)分布，為主要受力部位，中間及另一側(cè)應(yīng)力極小。應(yīng)力最大值位于長邊側(cè)上層芯片與中間轉(zhuǎn)接板結(jié)合邊角處，最大值為36.257 MPa。

圖7 仿真結(jié)果云圖

從應(yīng)力狀態(tài)來看，芯片1#的剪切強(qiáng)度最大應(yīng)力值為粘接強(qiáng)度最大應(yīng)力值的4.4倍；芯片2#的剪切強(qiáng)度最大應(yīng)力值為粘接強(qiáng)度最大應(yīng)力值的0.53倍。結(jié)合圖2載荷曲線分析可知：對于面積較小的芯片，建議使用剪切強(qiáng)度試驗(yàn)進(jìn)行考核；面積較大的芯片，使用粘接強(qiáng)度試驗(yàn)進(jìn)行考核。

3 結(jié) 語

本文基于疊層芯片對粘接強(qiáng)度與剪切強(qiáng)度試驗(yàn)展開研究，將相關(guān)標(biāo)準(zhǔn)中兩項(xiàng)試驗(yàn)的載荷曲線整合，并通過試驗(yàn)及仿真進(jìn)行對比分析。結(jié)果表明：對于小面積芯片，建議使用剪切強(qiáng)度試驗(yàn)進(jìn)行考核；對于大面積芯片，建議使用粘接強(qiáng)度試驗(yàn)進(jìn)行考核。