陳慧娟，游 政，張立佳，程景清

（南京洛普科技有限公司，江蘇 南京 210032）

0 引 言

現(xiàn)代通信中融合了大量先進(jìn)技術(shù)，這要求與之相關(guān)的電子測(cè)量儀器具備寬帶、實(shí)時(shí)矢量信號(hào)捕捉和分析能力。中頻數(shù)字化技術(shù)是實(shí)現(xiàn)這一過程的先進(jìn)技術(shù)手段。本文研究基于某型號(hào)便攜式矢量信號(hào)分析儀，頻率范圍高達(dá)8 GHz；分析儀采用的信號(hào)處理方法是模擬超外差下變頻和數(shù)字中頻處理技術(shù)。數(shù)字中頻是采用模擬信號(hào)采集系統(tǒng)將模擬中頻信號(hào)變換為數(shù)字中頻信號(hào)，再進(jìn)行數(shù)字信號(hào)處理，如數(shù)字下變頻（DDC）、數(shù)字抽取和濾波、數(shù)字檢波及FFT算法等，實(shí)現(xiàn)寬帶、實(shí)時(shí)信號(hào)分析。分析項(xiàng)包括頻率誤差、載波泄漏、正交誤差、調(diào)制精度、失真測(cè)量等，通過矢量分析，用戶能快速評(píng)估各種模擬和數(shù)字通信系統(tǒng)。

全文對(duì)于便攜式矢量信號(hào)分析儀（VSA）的重要組成之一，即高速、高分辨率的模擬信號(hào)采集系統(tǒng)進(jìn)行研究，致力于增大模擬矢量信號(hào)的帶寬（MHz以上），信號(hào)動(dòng)態(tài)范圍（100 dB以上），獲得更好的信噪比（70 dB以上）。模擬信號(hào)占用更寬的帶寬意味著要采用高采樣率的模數(shù)變換器（ADC）；更大的動(dòng)態(tài)范圍以及更好的信噪比意味著不僅要采用高分辨率的ADC，還要采用高穩(wěn)定度的采樣時(shí)鐘。整個(gè)系統(tǒng)還必須有很好的電磁兼容性設(shè)計(jì)。全數(shù)字中頻信號(hào)處理要求ADC能高速采樣且高分辨率，ADC的性能將直接決定方案的可行性。而目前市場(chǎng)能滿足要求的ADC種類稀少并且價(jià)格高昂，所以本文中的系統(tǒng)采用自適應(yīng)技術(shù)設(shè)計(jì)了一種邏輯電路，提高了ADC分辨率，從而解決了這一難題。

1 總體設(shè)計(jì)方案

模擬中頻信號(hào)頻率范圍、模擬中頻信號(hào)動(dòng)態(tài)范圍與接收機(jī)信噪比（SNR）三項(xiàng)指標(biāo)是本文項(xiàng)目中模擬信號(hào)采集系統(tǒng)的難點(diǎn)，需要重點(diǎn)分析研究。其中，模擬中頻信號(hào)頻率范圍和模擬中頻信號(hào)動(dòng)態(tài)范圍兩項(xiàng)決定了模擬抗混疊帶通濾波器的設(shè)計(jì)難度和ADC采樣頻率的選擇；而接收機(jī)信噪比（SNR）決定了ADC采樣頻率源的質(zhì)量。

本文模擬信號(hào)采集系統(tǒng)的總體設(shè)計(jì)方案如圖1所示。

圖1 模擬信號(hào)采集系統(tǒng)的設(shè)計(jì)框圖

1.1 經(jīng)典采樣理論與系統(tǒng)前端模擬抗混疊帶通濾波器設(shè)計(jì)

1.1.1 經(jīng)典采樣理論回顧

根據(jù)Nyquist采樣定理，若要從相等時(shí)間間隔取得的采樣點(diǎn)中，毫無失真地恢復(fù)出原模擬信號(hào)波形，則要求采樣頻率fs≥模擬信號(hào)中最高頻率分量的2倍（過采樣），被采樣信號(hào)的頻域分布如圖2所示。

圖2 被采樣信號(hào)頻譜圖

圖2中黑色區(qū)域?yàn)楸徊蓸有盘?hào)的頻域分布，方塊部分為采樣后的數(shù)字信號(hào)的頻域分布，可以看出原信號(hào)被搬移到不同的頻域。

另一方面，如果模擬信號(hào)的帶寬小于fs/ 2（f s /2又稱Nyquist帶寬），那么有可能用低于Nyquist采樣準(zhǔn)則所要求的采樣率進(jìn)行采樣，所需的最小采樣頻率實(shí)際上與輸入信號(hào)帶寬相關(guān)，并取決于最大頻率成分。

Shannon定理指出，一個(gè)帶寬為B的模擬信號(hào)，采樣速率fs必須大于2B，才能避免信息的丟失；而且被采樣的信號(hào)不能是fs/ 2的整數(shù)倍，以防止混疊成分的相互重疊。若信號(hào)帶寬從fL到fH，而fH-fL=B，則稱為欠采樣或帶通采樣。欠采樣后的頻域分布如圖3所示。

圖3 欠采樣頻譜圖

圖3中黑色區(qū)域?yàn)楸徊蓸有盘?hào)的頻域分布，方塊部分為采樣后的數(shù)字信號(hào)的頻域分布，可以看出原信號(hào)被搬移到不同的頻域。由于采樣時(shí)鐘包含諧波（fs，2fs…），故數(shù)字中頻信號(hào)在采樣時(shí)鐘的每一個(gè)諧波附近都產(chǎn)生混疊，其中斜線部分的頻率最低。

將兩種采樣方式后的數(shù)字信號(hào)的頻域分布相比較，可以得出以下的結(jié)論：

1）采用過采樣方式。由于采樣時(shí)鐘fs頻率高，混疊成分頻率也高，采用容易設(shè)計(jì)的低通濾波器可以很好地處理采樣前的模擬中頻信號(hào)。缺點(diǎn)是由于采樣頻率高，在同等技術(shù)指標(biāo)的條件下，對(duì)采樣時(shí)鐘的抖動(dòng)提出了更高的要求；另一方面，采用高采樣率的ADC，其信噪比、動(dòng)態(tài)范圍、功耗及性價(jià)比等多項(xiàng)指標(biāo)均差于低采樣率的ADC。

2）采用欠采樣方式。由于采樣時(shí)鐘fs頻率低，同樣指標(biāo)的采樣時(shí)鐘抖動(dòng)可以實(shí)現(xiàn)更好的信噪比（SNR），其動(dòng)態(tài)范圍、功耗及性價(jià)比等多項(xiàng)指標(biāo)均優(yōu)于高采樣率的ADC。缺點(diǎn)是由于混疊成分頻率較低（相當(dāng)靠近有用信號(hào)頻率），對(duì)模擬前端的抗混疊帶通濾波器提出了更高的要求。假設(shè)模擬中頻信號(hào)頻率為37.5 MHz，信號(hào)帶寬為10 MHz，ADC采樣率fs為50 MHz，要求設(shè)計(jì)的最大分辨率帶寬為3 MHz，無虛假響應(yīng)動(dòng)態(tài)范圍要求達(dá)到100 d B，則模擬前端的抗混疊帶通濾波器需要在25 MHz，50 MHz和75 MHz等處（3 MHz帶寬內(nèi)）至少抑制110 dB以上才能達(dá)到設(shè)計(jì)要求。采樣后的信號(hào)頻譜如圖4所示。

圖4 本文采樣頻譜圖

1.1.2 模擬抗混疊帶通濾波器的ADS設(shè)計(jì)與優(yōu)化

根據(jù)頻率范圍的要求，模擬抗混疊帶通濾波器采用LC濾波器設(shè)計(jì)，中心頻率為37.5 MHz，0.1 dB帶寬為8 MHz，1 dB帶寬為10 MHz；在25 MHz，50 MHz和75 MHz等處（3 MHz帶寬內(nèi)）最大衰減要達(dá)到110 dB以上，即矩形系數(shù)要達(dá)到1∶3以上（B3dB/B110dB＜1∶3）。

根據(jù)上述要求，應(yīng)用ADS軟件進(jìn)行仿真設(shè)計(jì)。首先選擇濾波器類型。根據(jù)矩形系數(shù)的要求應(yīng)當(dāng)選擇橢圓函數(shù)帶通濾波器（因?yàn)槠鋷馑p最快）。將濾波器的主要參數(shù)導(dǎo)入ADS中的濾波器設(shè)計(jì)模板，得到抗混疊帶通濾波器的基本電路，如圖5所示。

圖5的基本電路在實(shí)踐中難以應(yīng)用，其原因?yàn)椋?/p>

圖5 5階橢圓函數(shù)帶通濾波器電路原理圖

1）橢圓函數(shù)帶通濾波器對(duì)元件數(shù)值要求相當(dāng)精確（尤其是通帶內(nèi)的平坦度指標(biāo)，本文要求較高），而通過ADS軟件仿真設(shè)計(jì)的電路，其元件參數(shù)難以具體實(shí)現(xiàn)（大量采用可調(diào)電感和可調(diào)電容又使得電路的體積增大，不符合便攜式儀器的要求）。

2）圖5所示的橢圓函數(shù)帶通濾波器電路復(fù)雜，尤其是串聯(lián)支路中諧振回路互相影響（諧振點(diǎn)不能獨(dú)立設(shè)計(jì)與調(diào)試），實(shí)踐中造成濾波器性能下降，不能達(dá)到本文對(duì)帶通濾波器的技術(shù)指標(biāo)要求。

根據(jù)上述情況，對(duì)濾波器電路進(jìn)行優(yōu)化，優(yōu)化的目標(biāo)如下：

1）在保證濾波器性能指標(biāo)的前提下，全部采用商品化表面貼裝器件（SMD）；

2）在保證濾波器性能指標(biāo)的前提下，盡量采用標(biāo)準(zhǔn)系列的元件（為了減小體積，不采用可調(diào)元件）。

優(yōu)化的方法依據(jù)濾波器的諾頓等效變換原理，將圖5的電路變換為圖6a）的電路，圖6a）中，3個(gè)并聯(lián)支路的諧振頻率均為帶通濾波器的中心頻率37.5 MHz；圖5中的串聯(lián)支路變換為圖6a）的2個(gè)并聯(lián)回路，它們分別諧振于25 MHz和50 MHz，這是2個(gè)衰減極點(diǎn)，對(duì)應(yīng)于帶通濾波器的2個(gè)最大衰減點(diǎn)。變換過程的計(jì)算較為繁瑣，此處省略（可參看文獻(xiàn)[1]）。優(yōu)化的結(jié)果為：實(shí)際抗混疊帶通濾波器由2組5階橢圓函數(shù)帶通濾波器級(jí)聯(lián)構(gòu)成，這2組濾波器的形式完全相同，中間經(jīng)過放大器隔離。為了保證級(jí)聯(lián)后的濾波器性能良好，對(duì)隔離放大器的S參數(shù)進(jìn)行了仿真設(shè)計(jì)。優(yōu)化后的5階橢圓函數(shù)帶通濾波器電路原理圖及ADS仿真結(jié)果如圖6所示，限于篇幅，只給出1組濾波器的電路原理圖及級(jí)聯(lián)后的實(shí)際抗混疊帶通濾波器的ADS仿真結(jié)果。

圖6 優(yōu)化后的5階橢圓函數(shù)帶通濾波器電路原理圖及ADS仿真結(jié)果

1.2 采樣時(shí)鐘頻率、抖動(dòng)與相位噪聲

1.2.1 采樣時(shí)鐘頻率設(shè)計(jì)

采用欠采樣的技術(shù)帶來的一個(gè)缺點(diǎn)是會(huì)產(chǎn)生更多的混疊分量。由于采樣時(shí)鐘包含諧波（fs，2fs，…），模擬中頻信號(hào)在采樣時(shí)鐘的每一個(gè)諧波附近都產(chǎn)生混疊。分析圖2中采樣信號(hào)的頻域分布不難看出，為了防止混疊成分互相重疊，采樣時(shí)鐘的頻率fs應(yīng)滿足如下關(guān)系式：

式中，n為大于1而小于INT（fL/fH-fL）之間的整數(shù)。

根據(jù)本文要求，將fL=32.5 MHz，fH=42.5 MHz代入，可知n小于4。當(dāng)n=l時(shí)，41.5 MHz≤fs≤67 MHz；當(dāng)n=2時(shí)，27.7 MHz≤fs≤33.5 MHz；當(dāng)n=3時(shí)，20.75 MHz≤fs≤22.3 MHz；當(dāng)n=4時(shí)，16.6 MHz≤fs≤16.75 MHz。容易看出，n取1時(shí)，對(duì)抗混疊帶通濾波器的矩形系數(shù)要求最低。據(jù)此，本文選取fs為50 MHz。從圖4可以看出，欠采樣后原模擬信號(hào)頻譜分別搬移至中心頻率為12.5 MHz，62.5 MHz，87.5 MHz等處，其中任何一個(gè)混疊成分都是原始信號(hào)的一個(gè)準(zhǔn)確描述。為了方便起見，后續(xù)數(shù)字電路處理的是中心頻率為12.5 MHz的混疊分量。

1.2.2 采樣時(shí)鐘抖動(dòng)對(duì)高速ADC信噪比的影響

高速ADC的動(dòng)態(tài)特性的最大弊端在于采樣抖動(dòng)（Jitter），包括采樣保持電路的孔徑抖動(dòng)和采樣時(shí)鐘的抖動(dòng)，而輸入模擬信號(hào)頻率較高時(shí)，采樣時(shí)鐘抖動(dòng)將占據(jù)主導(dǎo)地位。由于抖動(dòng)造成采樣時(shí)刻的不確定性，因而帶來了采樣誤差，導(dǎo)致數(shù)字量化后幅度的不確定性。這種不確定性導(dǎo)致ADC可重復(fù)性大大降低，而可重復(fù)性決定ADC的頻域性能，因此，高速ADC的頻域性能受Jitter影響是非常大的。

根據(jù)本文要求對(duì)模擬中頻信號(hào)進(jìn)行高速采樣的ADC有效位數(shù)需要14位，采樣時(shí)鐘為50 MHz，模擬中頻信號(hào)上限頻率fH為42.5 MHz，需要的信噪比（SNR）大于76 dB。據(jù)此進(jìn)行采樣時(shí)鐘設(shè)計(jì)。

1）根據(jù)經(jīng)典公式計(jì)算抖動(dòng)（Jitter）的大小，SNR（單位為dB）公式為：

可以計(jì)算Jitter的大小應(yīng)該符合：

將fH為42.5 MHz，SNR為76 dB代入式（3）可得Jitter約為594fs，這是總Jitter。而總Jitter由兩項(xiàng)構(gòu)成，可以由下式計(jì)算：

式中：第一項(xiàng)為ADC本身采樣保持電路的孔徑抖動(dòng)，常用的14位高速ADC芯片本身采樣保持電路的孔徑抖動(dòng)小于100fs（14位ADCLTC2205-14為80fs）；第二項(xiàng)為采樣時(shí)鐘的抖動(dòng)，其大小為：

由式（5）可知，為了滿足大動(dòng)態(tài)范圍和優(yōu)良的信噪比要求的高速ADC，需要精心選擇采樣時(shí)鐘信號(hào)。通常采樣時(shí)鐘信號(hào)是由晶體振蕩器提供，而市場(chǎng)上常用的普通晶體振蕩器往往不能滿足要求。舉例來說，若采用市場(chǎng)上常用的50 MHz晶體振蕩器（非溫度補(bǔ)償），其時(shí)鐘抖動(dòng)約為1.5 ps，輸入模擬中頻信號(hào)為42.5 MHz，依然采用14位ADCLTC2205-14（芯片采樣抖動(dòng)為80fs），將有關(guān)數(shù)據(jù)代入，計(jì)算后得到SNR約為62 dB，只相當(dāng)于10位的ADC。

以上分析說明，為了滿足14位ADC的要求，需要精心選擇采樣時(shí)鐘信號(hào)。下文根據(jù)時(shí)鐘抖動(dòng)的要求研究晶體振蕩器的技術(shù)指標(biāo)。

晶體振蕩器的頻率指標(biāo)包括頻率標(biāo)稱值、長期穩(wěn)定度和短期穩(wěn)定度。長期穩(wěn)定度一般定義為日穩(wěn)定度和年老化率，短期穩(wěn)定度一般由相位噪聲定義。很明顯，時(shí)鐘抖動(dòng)屬于時(shí)域短期穩(wěn)定度范疇。相位噪聲為頻域，定義為功率譜密度，單位為dBc∕Hz，與時(shí)鐘抖動(dòng)的單位沒有明顯的換算關(guān)系。

1.2.3 根據(jù)采樣時(shí)鐘抖動(dòng)計(jì)算相位噪聲

根據(jù)已發(fā)表的資料（可參看參考文獻(xiàn)[2]），采樣時(shí)鐘的相位噪聲功率譜密度clkSD與采樣時(shí)鐘頻率fs、ADC采樣時(shí)鐘帶寬clkBW、模擬中頻信號(hào)最高頻率fH和采樣時(shí)鐘抖動(dòng)tJitter的關(guān)系式為：

根據(jù)式（6）也可以求解時(shí)鐘抖動(dòng)，關(guān)系式為：

根據(jù)以上分析，本文項(xiàng)目選擇信息產(chǎn)業(yè)部第13研究所生產(chǎn)的100 MHz恒溫晶體振蕩器，型號(hào)為OX36-100M，二分頻后（50 MHz）作為ADC采樣時(shí)鐘fs。該晶體振蕩器的近端相位噪聲指標(biāo)為-150 dBc∕Hz（1 kHz偏移），二分頻后為-156 dBc∕Hz（1 kHz偏移）。選用mini-circuit公司的平衡變壓器TC4-1W+（帶寬clkBW為400 MHz）作為ADC時(shí)鐘驅(qū)動(dòng)電路，將數(shù)值代入式（7）得到tJitter（單位為s）：

計(jì)算出來的時(shí)鐘抖動(dòng)tRMS約為383fs，遠(yuǎn)小于式（5）中的588fs，符合對(duì)時(shí)鐘驅(qū)動(dòng)的抖動(dòng)要求。

1.3 自適應(yīng)技術(shù)在高速、高分辨率ADC電路中的應(yīng)用

ADC是數(shù)字系統(tǒng)的重要單元，尤其是在全數(shù)字中頻信號(hào)處理中，它的性能直接決定了整個(gè)方案的可行性。ADC的有效位數(shù)決定了顯示動(dòng)態(tài)范圍，ADC的信噪比決定了顯示噪聲水平，ADC的量化非線性可能造成寄生分量等。由于是在模擬中頻信號(hào)上直接進(jìn)行采樣，中頻頻率一般在幾十MHz，無論采用哪一種采樣技術(shù)，需要的采樣速率都高達(dá)幾十MHz以上。另外，ADC的有效位數(shù)B與顯示動(dòng)態(tài)范圍D（單位為dB）有如下關(guān)系：

如果需要顯示動(dòng)態(tài)范圍大于100 dB，則ADC的有效位數(shù)至少達(dá)到16位。實(shí)際上，全數(shù)字中頻信號(hào)處理對(duì)ADC提出了高分辨率和高速采樣的雙重要求。目前，能達(dá)到這種要求的商用ADC品種稀少，且價(jià)格相當(dāng)昂貴。本文采用自適應(yīng)ADC技術(shù)，原理圖如圖7所示。

前文提及，抗混疊帶通濾波器通常由高階帶通濾波器構(gòu)成，而且其幅頻特性曲線相當(dāng)陡峭，根據(jù)濾波器的一般理論，其群時(shí)延較大。采用矢量網(wǎng)絡(luò)分析儀測(cè)量本文的兩級(jí)抗混疊帶通濾波器，其群時(shí)延大于100 ns，也就是說，射頻信號(hào)下變頻到中頻頻率后（即圖7中的模擬中頻信號(hào)），通過抗混疊帶通濾波器的時(shí)間至少需要100 ns。這個(gè)延遲時(shí)間使較大的模擬中頻信號(hào)在ADC過載前被高速檢波器提前識(shí)別出來，然后通過自適應(yīng)邏輯電路降低ADC前步進(jìn)增益放大器的增益。通過這項(xiàng)技術(shù)可以自動(dòng)改變ADC前端的放大器增益。如果信號(hào)幅度較小，自適應(yīng)邏輯電路將增大放大器增益，以減小輸入端的噪聲影響，ADC后的FPGA將記錄增益變化并以數(shù)字增益加以補(bǔ)償。這種自適應(yīng)技術(shù)大大提高了掃頻模式下ADC的有效位數(shù)，提高了ADC的動(dòng)態(tài)范圍。實(shí)驗(yàn)結(jié)果證明，采用了自適應(yīng)ADC的技術(shù)后，ADC的有效位數(shù)提高到17位，很好地解決了ADC中高分辨率和高采樣率的矛盾。

圖7 自適應(yīng)ADC原理圖

1.4 ADC芯片選擇

本文綜合考慮了ADC的采樣率、有效位數(shù)、功耗及價(jià)格等多方面因素，選擇了欠采樣方式。采用Linear公司的高速ADC芯片（LTC2205-14），設(shè)計(jì)采樣時(shí)鐘為50 MHz，對(duì)模擬中頻信號(hào)進(jìn)行高速采樣。LTC2205-14主要技術(shù)指標(biāo)如下：

1）分辨率為14 bit；

2）最大采樣率為65 MHz；

3）ADC信噪比（SNR）為77.3 dB；

4）最大動(dòng)態(tài)范圍（70 MHz模擬輸入）為94 dBc；

5）采樣保持電路孔徑抖動(dòng)為80fs；

6）前端程控增益放大器；

7）選件Dither功能。

1.5 其他重要模擬電路設(shè)計(jì)

本文采用Analog Devices公司的數(shù)字控制增益放大器AD8369作為步進(jìn)增益控制器件，設(shè)計(jì)時(shí)將其配置為三檔，分別為6 dB步進(jìn)、12 dB步進(jìn)和18 dB步進(jìn)，分別對(duì)應(yīng)放大倍數(shù)的2倍、4倍和8倍。自行設(shè)計(jì)的高速峰值電壓檢波器檢測(cè)輸入模擬中頻信號(hào)的電壓幅度，經(jīng)適當(dāng)放大后與預(yù)先設(shè)定的參考電壓進(jìn)行比較。由于要將ADC的有效位數(shù)擴(kuò)大3位，所以專門設(shè)計(jì)了3組并行高速電壓比較器，各組的參考電壓分別為VR，VR2和VR/4，比較的結(jié)果送自適應(yīng)數(shù)字邏輯電路進(jìn)行處理。自適應(yīng)數(shù)字邏輯電路在高速FPGA里實(shí)現(xiàn)，F(xiàn)PGA根據(jù)3組高速電壓比較器輸出結(jié)果的不同組合，產(chǎn)生相應(yīng)的控制代碼控制AD8369的增益，并將這些代碼和ADC的轉(zhuǎn)換結(jié)果作為ADC的組合輸出。

2 系統(tǒng)仿真結(jié)果（應(yīng)用結(jié)果）與結(jié)果分析

2.1 主要技術(shù)指標(biāo)

通過測(cè)試，得到模擬信號(hào)采集系統(tǒng)的主要技術(shù)指標(biāo)如下：

1）模擬中頻信號(hào)頻率范圍為32.5～42.5 MHz，1 dB帶寬為10 MHz；

2）模擬中頻信號(hào)動(dòng)態(tài)范圍＞92 dB；

3）接收機(jī)信噪比（SNR）＞76 dB。

其他指標(biāo)省略。

2.2 計(jì)算總響應(yīng)時(shí)間

自適應(yīng)ADC技術(shù)需要仔細(xì)評(píng)估各電路的響應(yīng)時(shí)間是否小于兩級(jí)抗混疊帶通濾波器的群時(shí)延。根據(jù)芯片資料及測(cè)量結(jié)果可知，AD8369增益控制響應(yīng)時(shí)間約為30 ns，高速峰值檢波器和高速電壓比較器總的響應(yīng)時(shí)間約為30 ns，F(xiàn)PGA控制時(shí)間約為20 ns，總的控制響應(yīng)時(shí)間約為80 ns。預(yù)留20 ns的富裕量，實(shí)際控制時(shí)間約為100 ns，幾乎與兩級(jí)抗混疊帶通濾波器的群時(shí)延相當(dāng)。為了增加測(cè)量結(jié)果的可靠性，在抗混疊帶通濾波器后增加了一個(gè)時(shí)延環(huán)節(jié)，將模擬中頻信號(hào)再延遲20 ns，這樣很好地保證了掃頻模式下測(cè)量結(jié)果的正確性。

3 結(jié) 論

本文針對(duì)矢量信號(hào)分析儀中最重要的組成之一，即中頻模擬信號(hào)采集系統(tǒng)進(jìn)行了深入探討，主要包括以下幾個(gè)方面：

1）根據(jù)數(shù)字中頻接收機(jī)對(duì)模擬信號(hào)動(dòng)態(tài)范圍及假響應(yīng)和失真的要求，研究模擬抗混疊帶通濾波器的技術(shù)指標(biāo)和實(shí)現(xiàn)方法；通過ADS仿真軟件進(jìn)行設(shè)計(jì)；在此基礎(chǔ)上應(yīng)用網(wǎng)絡(luò)變換原理進(jìn)行優(yōu)化，實(shí)現(xiàn)了采用SMD器件設(shè)計(jì)的高階抗混疊帶通濾波器。

2）根據(jù)數(shù)字中頻接收機(jī)對(duì)信噪比的要求，研究采樣時(shí)鐘抖動(dòng)對(duì)高速ADC信噪比的影響；推導(dǎo)了信噪比（SNR）與采樣時(shí)鐘抖動(dòng)的相互關(guān)系；分析了采樣時(shí)鐘在頻域中的相位噪聲指標(biāo)與時(shí)域中的時(shí)鐘抖動(dòng)換算關(guān)系，在此基礎(chǔ)上對(duì)本文中采用的100 MHz恒溫晶體振蕩器進(jìn)行了時(shí)鐘抖動(dòng)計(jì)算。

3）研究了自適應(yīng)技術(shù)在高速ADC中的應(yīng)用，通過對(duì)模擬高階抗混疊帶通濾波器的群時(shí)延分析和測(cè)試，應(yīng)用自適應(yīng)技術(shù)設(shè)計(jì)了一種提高ADC分辨率的電路；結(jié)合高速檢波器、高速電壓比較器、數(shù)字控制可變?cè)鲆娣糯笃骱虵PGA的應(yīng)用，將高速ADC的有效位數(shù)提高了3位，很好地解決了高速ADC中高分辨率和高采樣率的矛盾。在此基礎(chǔ)上，對(duì)本文設(shè)計(jì)方案仔細(xì)加以說明。

綜上所述，通過文中各種先進(jìn)技術(shù)的應(yīng)用，很好地完成了設(shè)計(jì)目標(biāo)，設(shè)計(jì)的數(shù)字中頻模塊（平臺(tái)）不僅能夠應(yīng)用于某型號(hào)便攜式矢量信號(hào)分析儀，還可以應(yīng)用于各種民用（尤其是軍用）射頻測(cè)控設(shè)備。