可編程交流電壓比率標(biāo)準(zhǔn)的研究

張書哲, 李瑞霖, 陸 青, 遲宗濤, 楊 雁

(1.青島大學(xué)電子信息學(xué)院，山東青島266071； 2.中國計(jì)量科學(xué)研究院，北京100029；3.國家市場監(jiān)督管理總局重點(diǎn)實(shí)驗(yàn)室(電學(xué)量子基準(zhǔn))，北京100029)

1 引 言

電磁學(xué)單位量值復(fù)現(xiàn)與傳遞是電磁計(jì)量的重要研究內(nèi)容,精準(zhǔn)的電壓比率技術(shù)是電磁單位復(fù)現(xiàn)水平的重要保證。推動電磁計(jì)量技術(shù)進(jìn)步的一方面取決于實(shí)物、自然計(jì)量標(biāo)準(zhǔn)取得技術(shù)突破;另一方面取決于研究實(shí)現(xiàn)更高精度或便捷通用的比率技術(shù),實(shí)現(xiàn)量值更加精準(zhǔn)和快速的傳遞[1,2]。交流比率標(biāo)準(zhǔn)主要用于交流電量和阻抗量值的傳遞,研究可編程交流電壓比率技術(shù)對交流參量計(jì)量技術(shù)的自動化具有重要意義。

構(gòu)建交流電壓比率的方法除了傳統(tǒng)的交流電阻分壓法外,主要有基于磁感應(yīng)耦合原理的感應(yīng)分壓器[3](inductive voltage divider, IVD)、數(shù)模轉(zhuǎn)換器(DAC)分壓網(wǎng)絡(luò)法[4]、可編程約瑟夫森電壓(PJVS)比率標(biāo)準(zhǔn)[1]等。

近代交流電壓比率技術(shù)的發(fā)展起源于計(jì)算電容技術(shù)的研究。上世紀(jì)60年代,為了提高阻抗單位復(fù)現(xiàn)精度,研究人員提出了計(jì)算電容原理以及基于端對定義[5]的阻抗電橋和基于感應(yīng)分壓器的交流比率技術(shù)。感應(yīng)分壓器(IVD)是由1個或多個相互連接的多抽頭磁芯線圈形成的分壓器,它通過繞組自身的匝比來獲取精確比率的電壓[6]。IVD應(yīng)用于交流電橋后[7～9],成功將阻抗單位的復(fù)現(xiàn)精度優(yōu)化了近2個數(shù)量級,達(dá)到10-8量級。但受限于單盤感應(yīng)分壓器匝比關(guān)系,交流電壓比率輸出被限制在幾個固定值。而使用撥盤開關(guān)切換比率的多盤感應(yīng)分壓器體積較大,調(diào)節(jié)比率時需手動切換每一位的開關(guān),在應(yīng)用中操作繁瑣,難以實(shí)現(xiàn)自動化測量。

為實(shí)現(xiàn)可編程交流電壓比率標(biāo)準(zhǔn),研究人員提出了基于可編程感應(yīng)分壓器[10](programmable IVD, PIVD)的交流電壓比率方案。加拿大國家研究委員會(NRC)的Tsao S H使用CMOS開關(guān)實(shí)現(xiàn)了12位分辨率的PIVD[11],在10～80 Hz頻率范圍內(nèi)的交流電壓比率精度達(dá)10-7量級;但其輸入額定電壓僅為8Vrms(Vrms為交流電壓有效值,指交流電壓的均方根值),并且覆蓋頻率范圍窄,且工作時CMOS開關(guān)引入較大的導(dǎo)通電阻(100 Ω)。德國聯(lián)邦物理技術(shù)研究院(PTB)研制了便于計(jì)算機(jī)控制的24位2進(jìn)制PIVD[12],其工作頻率范圍為50 Hz～5 kHz,在400 Hz頻率下精度達(dá)到了10-7量級,后續(xù)又研制了工作在100 Hz～10 kHz頻率范圍內(nèi)的PIVD[13],但僅在1 kHz頻率下的精度達(dá)10-6量級。

研究人員也嘗試采用高分辨率的DAC或ADC構(gòu)建的數(shù)字交流電壓比率技術(shù)[3],實(shí)現(xiàn)覆蓋整個復(fù)數(shù)平面的電壓比率及測量自動化[14～16]。此類數(shù)字交流電壓比率的輸出比率最佳精度能達(dá)到10-6量級,受限于分壓網(wǎng)絡(luò)的電阻電容元件的寄生參數(shù)影響,在寬頻應(yīng)用下比率精度下降明顯。而基于PJVS的量子交流電壓比率技術(shù)[1]比率精度雖然可達(dá)10-8量級,但其系統(tǒng)龐大、成本昂貴、操作較為復(fù)雜,一般只用于科研領(lǐng)域或計(jì)量基準(zhǔn)配套使用。

目前PIVD和數(shù)字交流電壓比率方案僅在較低頻段或個別頻率點(diǎn)下達(dá)到10-6或10-7交流分壓精度,精準(zhǔn)的交流比率尚無法覆蓋較寬頻段,無法滿足寬頻阻抗自動化計(jì)量的需求。本文提出了1種采用基于雙級感應(yīng)分壓器的PIVD和基于乘法型數(shù)模轉(zhuǎn)換器(multiplying digital-to-analog converter, mDAC)組合分壓的寬頻可編程交流電壓比率標(biāo)準(zhǔn)設(shè)計(jì)方案,采用自鎖型繼電器實(shí)現(xiàn)雙級感應(yīng)分壓器的可編程控制,提出的mDAC寬頻比率分壓誤差修正方法將比率標(biāo)準(zhǔn)分壓精度優(yōu)化了1個量級,設(shè)計(jì)并實(shí)現(xiàn)了1種交流電壓精密比較測量系統(tǒng)進(jìn)行實(shí)驗(yàn)驗(yàn)證,在50 Hz～10 kHz頻率范圍內(nèi)實(shí)現(xiàn)了10-7量級的高精度的可編程交流電壓比率標(biāo)準(zhǔn)。

2 交流電壓比率標(biāo)準(zhǔn)的原理

2.1 交流電壓比率標(biāo)準(zhǔn)的架構(gòu)

可編程交流電壓比率標(biāo)準(zhǔn)目標(biāo)為實(shí)現(xiàn)分辨率優(yōu)于1 μV/V(6位小數(shù))的任意比率精準(zhǔn)分壓。其中交流電壓比率的高兩位決定了其整體分壓精度,因此采用高精度的雙級感應(yīng)分壓器[17]作為高位分壓器,并進(jìn)行可編程設(shè)計(jì)?？删幊探涣麟妷罕嚷蕵?biāo)準(zhǔn)低位分壓采用mDAC模塊實(shí)現(xiàn),并通過注入電壓法將PIVD和mDAC分壓模塊組合分壓,從而實(shí)現(xiàn)交流電壓比率的輸出。圖1為可編程交流電壓比率標(biāo)準(zhǔn)的原理框圖。

圖1 可編程交流電壓比率標(biāo)準(zhǔn)原理圖Fig.1 Schematic diagram of AC voltage ratio standard

交流電壓比率標(biāo)準(zhǔn)的傳遞比率誤差(簡稱比率誤差)定義[18]為

(1)

式中:e為傳遞比率誤差;UOP為比率標(biāo)準(zhǔn)開路輸出電壓的標(biāo)稱值;UOUT為比率標(biāo)準(zhǔn)的實(shí)際開路輸出電壓;UIN為比率標(biāo)準(zhǔn)的輸入電壓。

交流比率標(biāo)準(zhǔn)的傳遞比率誤差實(shí)際是包含同相分量和正交分量的復(fù)數(shù)量。傳遞比率誤差的同相分量也稱比差,傳遞比率誤差的正交分量也稱角差。

mDAC可利用交流電壓作為參考電壓VREF,利用芯片內(nèi)部電阻分壓網(wǎng)絡(luò)通過設(shè)置數(shù)模轉(zhuǎn)換值實(shí)現(xiàn)交流分壓。因其設(shè)計(jì)輸入?yún)⒖茧妷荷舷逓?0Vrms并且VREF=0.1UIN,故設(shè)計(jì)比率標(biāo)準(zhǔn)的最大輸入電壓為100Vrms。低位分壓器采用16位mDAC分壓,其輸出電壓通過100:10的微差電勢注入變壓器疊加到可編程雙級感應(yīng)分壓器的輸出,從而實(shí)現(xiàn)與高位的雙級感應(yīng)分壓器組合分壓輸出,理論上電壓比率輸出分辨率可以達(dá)到1/6 553 500。

比率標(biāo)準(zhǔn)的輸出電壓為

UOUT=(KI+0.01KM)UIN

(2)

式中:KI為雙級感應(yīng)分壓器的分壓比率,KI=n/100,n∈Z[0,100];KM為mDAC模塊的分壓比率,KM=N/65 535,N∈Z[0,65 535]。以輸出比率0.123 456為例,則KI=0.12,KM=0.345 6。

2.2 雙級感應(yīng)分壓器的原理

感應(yīng)分壓器具有高輸入阻抗、低輸出阻抗、高精度和高穩(wěn)定性的特點(diǎn),常用做高穩(wěn)定性的精密電壓比率參考標(biāo)準(zhǔn)。傳統(tǒng)的感應(yīng)分壓器因繞線電阻、分布電容(在高頻下尤為敏感)以及等效漏感的影響,不可避免存在泄漏阻抗。當(dāng)激磁電流流過時,會產(chǎn)生一定的壓降,從而引入分壓誤差。其分壓精度一般能達(dá)到10-5～10-6量級。雙級感應(yīng)分壓器[4]利用前饋原理,通過在第二級比率繞組上預(yù)置一個與輸入U(xiǎn)IN近似的電壓,從而極大降低第二級比率繞組上的激磁電流,提高感應(yīng)分壓器的精度和工作頻率范圍。

圖2(a)為雙級感應(yīng)分壓器原理圖,激磁繞組W1繞在主鐵芯Ⅰ上,比率繞組W2繞在主鐵芯Ⅰ和輔助鐵芯Ⅱ上,匝數(shù)均為n1,分壓輸出對應(yīng)的匝數(shù)為n2。圖2(b)為其等效電路圖, 其中Z1、Z2分別為繞組W1、W2的漏阻抗,Ze、Zr為主鐵芯和輔助鐵芯的激磁阻抗。

圖2 雙級感應(yīng)分壓器原理圖Fig.2 Schematic diagram of two-stage IVD

對于激磁繞組W1,有

UIN=I1Ze+I1Z1

(3)

式中:ΔU=I1Z1為電流I1流經(jīng)激磁繞組W1漏阻抗Z1引起的電壓誤差;I1Ze為繞組W1和W2通過主鐵芯Ⅰ產(chǎn)生的感應(yīng)電動勢。

根據(jù)圖2(b)等效原理圖可知,第二級鐵芯Ⅱ的比率繞組W2激勵電壓等于ΔU,因此有

ΔU=I2Z2+I2Zr

(4)

式中:I2Z2為電流I2流經(jīng)比率繞組W2鐵芯Ⅱ漏阻抗Z2引起的電壓誤差;I2Zr為ΔU通過比率繞組W2在第二級鐵芯Ⅱ上產(chǎn)生感應(yīng)電動勢。

整個雙級感應(yīng)分壓器的輸出電壓為

(5)

根據(jù)公式(1),可知交流電壓比率標(biāo)準(zhǔn)的傳遞比率誤差為

(6)

故雙級感應(yīng)分壓器的傳遞比率誤差為兩級誤差的乘積,極大地減小了因激磁電流而引入的誤差,并改善了高頻下的交流分壓性能。雙級感應(yīng)分壓器的交流比率的傳遞比率誤差在10 kHz范圍內(nèi)可達(dá)10-7～10-8量級左右。

2.3 mDAC分壓原理

mDAC可視作1個數(shù)控電阻分壓網(wǎng)絡(luò),其內(nèi)部等效結(jié)構(gòu)(虛框內(nèi))與典型電路原理圖如圖3所示。

圖3 典型mDAC等效電路Fig.3 Typical equivalent circuit of mDAC

為表示清晰,圖3未畫出數(shù)字接口連接。其中,VDD是正電源輸入;DGND是數(shù)字地;VREF是參考電壓;RFB為反饋電阻;IOUT為電流輸出;VO是輸出電壓。mDAC是一種電流輸出型數(shù)模轉(zhuǎn)換器,使用運(yùn)放電路實(shí)現(xiàn)電壓輸出,輸出電壓為

(7)

3 可編程交流電壓比率標(biāo)準(zhǔn)的設(shè)計(jì)

3.1 交流電壓比率標(biāo)準(zhǔn)硬件設(shè)計(jì)

比率標(biāo)準(zhǔn)主要由基于PIC單片機(jī)的微控制單元(MCU)、包含兩片數(shù)字開關(guān)模塊的可編程感應(yīng)分壓器(PIVD)模塊、mDAC模塊和100:10的微差電勢注入變壓器組成。

如圖4,UIN為電壓源提供給比率標(biāo)準(zhǔn)的參考電壓;VREF為mDAC經(jīng)PIVD分壓獲得的0.1UIN參考電壓;VOUT為比率標(biāo)準(zhǔn)的輸出電壓。上位機(jī)基于UART協(xié)議對MCU進(jìn)行控制及數(shù)據(jù)交換,MCU通過GPIO控制數(shù)字開關(guān)模塊、通過SPI通訊控制mDAC模塊,實(shí)現(xiàn)輸出比率的切換,同時通過內(nèi)部程序?qū)崿F(xiàn)比差的算法修正。交流電壓比率標(biāo)準(zhǔn)局部實(shí)物圖見圖5。

圖5 交流電壓比率標(biāo)準(zhǔn)局部實(shí)物圖Fig.5 Partial picture of AC voltage ratio standard

圖6為數(shù)字開關(guān)模塊框圖(省略了部分電路連線),用以實(shí)現(xiàn)IVD的可編程控制,該模塊通過5線IO控制。模塊切換開關(guān)采用自鎖型繼電器,相比傳統(tǒng)的CMOS開關(guān)[10],增大了工作電壓范圍,且導(dǎo)通電阻遠(yuǎn)低于CMOS開關(guān),消除了模擬開關(guān)導(dǎo)通電阻的影響。自鎖型繼電器不需要持續(xù)的電平驅(qū)動,提供短時的驅(qū)動電平即可切換開閉狀態(tài),驅(qū)動電平消失則保持前一狀態(tài)不變,可減少數(shù)字驅(qū)動電平對比率電壓的影響。

圖6 數(shù)字開關(guān)模塊框圖Fig.6 Block diagram of digital switch module

數(shù)字開關(guān)模塊中譯碼器(74HC154)、邊沿觸發(fā)型D觸發(fā)器(兩片74HC273組成)、11片雙路4選1選擇器(74HC153)和繼電器的組合,保證了同一時刻有且僅有1個繼電器工作在閉合狀態(tài)。Db[0:3]為MCU控制繼電器的編碼,EN[0]為控制IVD第一盤的使能信號(比率改變時提供10 ms寬的高電平信號,使繼電器開閉狀態(tài)改變),實(shí)現(xiàn)0、0.1、0.2…0.9、1.0共11種比率的輸出控制。第二盤的數(shù)字開關(guān)模塊使能信號EN[1]實(shí)現(xiàn)0.01到0.1比率的輸出控制。利用兩個數(shù)字開關(guān)模塊,實(shí)現(xiàn)輸出高兩位比率的可編程控制,用以替代傳統(tǒng)IVD的11位旋轉(zhuǎn)開關(guān)。

mDAC模塊電路設(shè)計(jì)如圖7所示。圖7中,虛框部分代表mDAC芯片(采用TI公司的16 bit mDAC芯片DAC8811),Cm、Cf代表mDAC芯片內(nèi)由分布電容、寄生電容等組成的等效電容。利用運(yùn)放、電容和電阻的外圍電路設(shè)計(jì)是為實(shí)現(xiàn)電流輸出轉(zhuǎn)為電壓輸出和角差的修正。

圖7 mDAC分壓模塊框圖Fig.7 Block diagram of mDAC

由圖7可知

(8)

令

(9)

則mDAC的分壓比率KM為

(10)

3.2 比率誤差的修正

由于比率標(biāo)準(zhǔn)采用高位分壓器和低位分壓器的組合分壓架構(gòu),故比差來源于PIVD模塊和mDAC模塊2部分。

作為比率標(biāo)準(zhǔn)中的主比率器件,PIVD中造成比差的因素主要有等效電容、電感、導(dǎo)通電阻等參數(shù),此類參數(shù)在頻率一定時較為穩(wěn)定,且在線路中分布較為均勻,因此隨著分壓比率增大呈線性增加。針對PIVD帶來的比差,可通過mDAC模塊進(jìn)行軟件上的修正。

將次級分壓器(mDAC)模塊輸出比率置0,即式(2)中KM為0。使用精密電壓比較測量系統(tǒng)(見第4節(jié))對輸出比率在1 kHz下進(jìn)行比差測試,測試結(jié)果如圖8所示,其中橫坐標(biāo)為輸出比率,縱坐標(biāo)為比差。由圖8可知,PIVD的比差與比率接近線性關(guān)系。

圖8 PIVD比差修正Fig.8 In-phase error correction of PIVD

(11)

eI=aKI+b

(12)

式中a、b為擬合出的參數(shù)。此時,控制mDAC輸出比率為

(13)

可以得到修正后的輸出比率

(14)

修正后的理論比差如圖8所示,基本在0.2 μV/V以內(nèi),經(jīng)過實(shí)測,修正后實(shí)際比差與理論比差基本一致,驗(yàn)證了算法修正的有效性。

mDAC模塊的比差是由于mDAC芯片的參數(shù)和運(yùn)放電路的匹配電阻偏離理想值而產(chǎn)生的。這些參數(shù)同樣分布相對均勻且穩(wěn)定。因此,也使用擬合的方法,得到比差em和比率KM的擬合函數(shù)后,根據(jù)函數(shù)算得KM處的比差,再通過mDAC模塊進(jìn)行修正。對mDAC模塊在1 kHz下測試,測試結(jié)果如圖9所示,比差和比率基本呈線性,mDAC模塊造成的比差最大可達(dá)4 μV/V,而經(jīng)過算法修正后比差不超過0.2 μV/V,指標(biāo)優(yōu)化了1個數(shù)量級。

圖9 mDAC比差修正Fig.9 In-phase error correction of mDAC

3.3 mDAC分壓模塊角差的修正

采用的mDAC芯片在10 kHz下的角差可高達(dá)10 mrad[19],因此需修正其對比率標(biāo)準(zhǔn)傳遞誤差的影響。mDAC模塊的相位偏移來源于芯片內(nèi)部的等效輸出電容與運(yùn)放電路中的電容參數(shù)。由圖7可知,調(diào)整C1、C2的容值,可將式(9)中p的虛數(shù)部分的絕對值降低,以減小mDAC模塊的角差。

在10 kHz下,測試比率標(biāo)準(zhǔn)的角差隨mDAC比率變化的結(jié)果如圖10所示?？梢钥闯?經(jīng)過硬件修正后的角差明顯降低,不超過20 μrad。

圖10 mDAC角差修正Fig.10 Quadrature error correction of mDAC

4 實(shí)驗(yàn)驗(yàn)證

基于直接電壓比較法設(shè)計(jì)并實(shí)現(xiàn)了1套精密交流電壓比較測量系統(tǒng),用以測試比率標(biāo)準(zhǔn)的精度、頻率特性和時間穩(wěn)定性等性能,該系統(tǒng)也可用于交流電壓量值的傳遞用途。

如圖11所示,交流電壓比較測量系統(tǒng)包括被測的可編程交流電壓比率標(biāo)準(zhǔn)、鎖相放大器、參考標(biāo)準(zhǔn)、微差電勢發(fā)生裝置、微差電勢注入器和電壓比較儀。系統(tǒng)通過鎖相放大器的內(nèi)部電壓源提供10Vrms參考電壓,同時內(nèi)部指零儀作為指零設(shè)備。

圖11 精密電壓比較測量系統(tǒng)框圖Fig.11 Block diagram of the measuring system

參考標(biāo)準(zhǔn)采用的是經(jīng)中國計(jì)量科學(xué)研究院(NIM)校準(zhǔn)的七盤感應(yīng)分壓器。微差電勢發(fā)生裝置采用了2套七盤感應(yīng)分壓器,1套用作同相電勢發(fā)生器,另1套的輸出通過90°移相電路后輸出正交電勢,2路輸出通過100:1的微差電勢注入器注入到比較線路,可以產(chǎn)生10-2～10-9比率的微差電勢用以平衡比較電壓。

電壓比較儀是1套精密無源交流電壓差分放大器,其輸出通過同軸電纜連接到鎖相放大器的輸入端進(jìn)行放大比較。比率標(biāo)準(zhǔn)連接的同軸線皮線形成了短路回路,在線路上放置扼流圈形成無定向結(jié)構(gòu)[16]來進(jìn)行屏蔽防護(hù)。

4.1 比率標(biāo)準(zhǔn)精度測試

為驗(yàn)證比率標(biāo)準(zhǔn)中PIVD模塊和mDAC模塊的比率精度,使用表1中的3組組合比率在1 kHz下進(jìn)行實(shí)驗(yàn)。組合比率1為PIVD第一盤工作,組合比率2為PIVD第一、二盤工作,組合比率3為PIVD及mDAC均工作。

測試結(jié)果如圖12所示,橫坐標(biāo)為表1中的開關(guān)位置,通過查表可以得到該橫坐標(biāo)對應(yīng)的分壓比率,縱坐標(biāo)表示對應(yīng)比率的比差或角差?？梢钥闯?在1 kHz下各組合比率的比差均不超過0.2 μV/V。由于組合比率3中mDAC模塊工作的影響,引入的角差略大,但整體不超過1 μrad。

圖12 1 kHz下組合比率的誤差Fig.12 Error of combined ratio at 1 kHz

4.2 比率標(biāo)準(zhǔn)頻率特性測試

使用測量系統(tǒng)對比率標(biāo)準(zhǔn)的頻率特性進(jìn)行測量。測試頻率為400 Hz、1 kHz、10 kHz,分壓比率采用表1的3組組合比率。在某頻率下測量完1組組合比率的比差后,將該組比差的絕對值取平均后記為該頻率下組合比率的比差。

圖13 多頻率下組合比率的誤差Fig.13 Error of combined ratio at multiple frequencies

測量結(jié)果如圖13所示。由圖13可知,在10 kHz內(nèi),比差隨頻率增大而增大,且各組合比率的平均誤差均不超過0.2 μV/V。

4.3 比率標(biāo)準(zhǔn)時間穩(wěn)定性測試

比率標(biāo)準(zhǔn)的時間穩(wěn)定性是其在各應(yīng)用領(lǐng)域中的重要參數(shù)之一,圖14顯示了1 kHz下比率標(biāo)準(zhǔn)時間穩(wěn)定性的測試結(jié)果。

圖14 1 kHz下比率標(biāo)準(zhǔn)時間穩(wěn)定性Fig.14 Time stability of the ratio standard at 1 kHz

此時比率標(biāo)準(zhǔn)分壓比率為0.999 999,以保證高、低位分壓器均參與分壓?？梢钥闯鲈?0 min內(nèi),輸出比率的變化在±3×10-8以內(nèi),比率標(biāo)準(zhǔn)有較好的時間穩(wěn)定性。

4.4 測量系統(tǒng)不確定度評估

表2為精密電壓比較測量系統(tǒng)的不確定度評估。其中A類不確定度主要來自于測量重復(fù)性,而B類的不確定度來源于微差電勢注入裝置、參考感應(yīng)分壓器以及鎖相放大器的指零儀。

表2 測量系統(tǒng)不確定度評估Tab.2 Uncertainty budget of the measurement system

5 結(jié) 論

通過可編程雙級感應(yīng)分壓器和mDAC分壓模塊組合分壓的設(shè)計(jì)實(shí)現(xiàn)了1套高精度、可編程、便攜式的交流電壓比率標(biāo)準(zhǔn)。使用mDAC分壓模塊減小了設(shè)備體積,提高了輸出電壓比率的分辨率、比率切換速度和使用壽命。使用微差電勢注入設(shè)計(jì),降低了比率標(biāo)準(zhǔn)的輸出阻抗。提出了比差的修正算法,將比率標(biāo)準(zhǔn)的分壓精度優(yōu)化了1個量級。設(shè)計(jì)并實(shí)現(xiàn)了1套精密交流電壓比較測量系統(tǒng),經(jīng)實(shí)驗(yàn)驗(yàn)證,比率標(biāo)準(zhǔn)工作頻率范圍為50 Hz～10 kHz,工作頻率范圍內(nèi)比差優(yōu)于0.2 μV/V,在1 kHz下的角差優(yōu)于1 μrad。