申請?zhí)? 202310345915.5

【申請日】2023.04.03

【公開號(hào)】CN116170672A

【公開日】2023.05.26

【分類號(hào)】H04N25/78;H04N23/54;H04N25/75;H04N25/70

【申請人】北京林業(yè)大學(xué)

【發(fā)明人】蔡祥; 郭冬冬; 齊建東

【摘 要】本發(fā)明公開了一種微光成像傳感器輸出數(shù)據(jù)的實(shí)時(shí)調(diào)序采集方法，硬件系統(tǒng)由GSENSE400BSI 圖像傳感器、FPGA 芯片、DDR3SDRAM 存儲(chǔ)器、USB3.0 數(shù)據(jù)傳輸接口和PC 上位機(jī)組成。該方法通過設(shè)計(jì)FIFO 電路為傳感器Channel 交替緩存數(shù)據(jù)，得到正確像素順序的行數(shù)據(jù)。然后使用DDR3SDRAM 緩存行數(shù)據(jù)，通過調(diào)整存儲(chǔ)器的寫地址，得到正確像素順序的幀數(shù)據(jù)。最后通過USB3.0 數(shù)據(jù)順序傳輸至PC 上位機(jī)，進(jìn)行數(shù)據(jù)存儲(chǔ)和圖像顯示。本發(fā)明基于FPGA 實(shí)現(xiàn)了圖像數(shù)據(jù)的實(shí)時(shí)調(diào)序和采集，方便了數(shù)據(jù)傳輸、存儲(chǔ)和圖像展示的同步進(jìn)行，簡化了上位機(jī)程序的設(shè)計(jì)開發(fā)，降低了對上位機(jī)的性能要求。