基于亞閾值區(qū)的CMOS帶隙基準(zhǔn)電壓源設(shè)計

郭俊　郭小平　詹國斌　葉晨宇

關(guān)鍵詞：帶隙基準(zhǔn)；CMOS；二階補償；溫漂系數(shù)

中圖分類號：TN432 文獻(xiàn)標(biāo)識碼：A

1 研究背景

芯片根據(jù)其實現(xiàn)的功能，通常被劃分為不同的電路模塊進(jìn)行設(shè)計。其中，電源管理模塊能夠為整個系統(tǒng)提供精確穩(wěn)定的電壓和電流基準(zhǔn)，其性能優(yōu)劣能直接影響產(chǎn)品的可靠性，是整個系統(tǒng)正常工作的首要保障，也是所有芯片的基本核心模塊之一。因此，研究高性能的基準(zhǔn)源電路具有十分重要的意義。

本文提出一種基于晶體管亞閾值區(qū)間工作特性的新型帶隙基準(zhǔn)電壓源。該電路采用互補金屬氧化物半導(dǎo)體（complementary metal-oxidesemiconductor，CMOS）結(jié)構(gòu)來產(chǎn)生正溫度系數(shù)和負(fù)溫度系數(shù)電流，擺脫了對經(jīng)典結(jié)構(gòu)中雙極結(jié)型晶體管（bipolar junction transistor，BJT）的依賴，這與當(dāng)前主流的深亞微米芯片制造工藝更契合。同時在低溫段和高溫段分別施加二階溫度補償，可在較寬的工作溫度范圍內(nèi)保持較低的溫漂系數(shù)，大幅提升了基準(zhǔn)源的精度。

5 仿真結(jié)果

本文設(shè)計的所有電路均在Cadence 軟件上進(jìn)行實現(xiàn)和仿真，所用工藝為臺積電65 nm，實驗溫度為-40℃ 至125℃。

由圖4 可以看出，正溫度系數(shù)和負(fù)溫度系數(shù)電壓生成的電流隨溫度的變化情況與輸出求和曲線接近，但是由于高階項的存在以及深亞微米器件特性產(chǎn)生的非理想效應(yīng)，輸出求和曲線存在中間低、兩邊高的情況，因此需要二階補償來進(jìn)行修正。

二階補償電路仿真結(jié)果如圖5 所示。仿真結(jié)果與設(shè)計初衷相吻合，即圖2c 的電路在低溫段抽取I_CTAT—I_PTAT的電流差，但在25℃ 以后基本不起作用。圖2d 電路效果則正好相反。兩者相結(jié)合，恰好能夠?qū)崿F(xiàn)補償效果。

圖6 為補償前后全電路仿真結(jié)果。表1 統(tǒng)計了由該帶隙結(jié)構(gòu)產(chǎn)生的參考電壓驅(qū)動后續(xù)電流鏡所得到的電流值。由表1 可知，二階補償后可以有效減小高低溫段與帶隙基準(zhǔn)最低點的差值，溫漂系數(shù)降低約80%，電路穩(wěn)定性得到大幅改善。

6結(jié)論

電源管理模塊是芯片的核心電路之一，其性能直接影響系統(tǒng)的穩(wěn)定。本文介紹了經(jīng)典電源結(jié)構(gòu)，提出一種基于亞閾值工作特性的CMOS 帶隙基準(zhǔn)電壓源，能夠更好地兼容深亞微米工藝制程。仿真結(jié)果顯示，通過增加二階補償電路，該電路能有效減少低溫段和高溫段的溫漂系數(shù)，較好地改善了輸出偏差。