摘 要：該文基于0.18 ？滋m工藝設(shè)計(jì)一種無(wú)片外電容低壓差穩(wěn)壓器（LDO），設(shè)計(jì)帶推挽輸出級(jí)的高擺率誤差放大器提高輸出電壓精度和瞬態(tài)性能。此外，設(shè)計(jì)自適應(yīng)偏置電路取樣輸出電流從而動(dòng)態(tài)改變偏置電流，進(jìn)一步提升LDO的瞬態(tài)性能。仿真結(jié)果表明，LDO壓差為120 mV，在3.3～5.5 V的輸入范圍內(nèi)輸出電壓為3 V，負(fù)載電流范圍為0～20 mA。在不同負(fù)載電流下LDO相位裕度均達(dá)到60°以上，環(huán)路增益大于100 dB。LDO線性調(diào)整率為100.68 ？滋V/V，負(fù)載調(diào)整率為11.21 ？滋V/mA。負(fù)載電流在1 ？滋s內(nèi)于100 ？滋A～20 mA間跳變時(shí)，過(guò)沖及建立時(shí)間分別為129 mV和1.4 μs，下沖及建立時(shí)間為109 mV和1.02 μs，滿足高精度和快速瞬態(tài)響應(yīng)的需求。

關(guān)鍵詞：低壓差穩(wěn)壓器；無(wú)片外電容；自適應(yīng)偏置；高擺率；快速瞬態(tài)響應(yīng)

中圖分類(lèi)號(hào)：TN432 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：2095-2945（2024）28-0039-04

Abstract： In this paper， a output-Capless low-dropout regulator （LDO） is designed based on 0.18 μm BCD process. The error amplifier with push-pull output stage improves the output Voltage accuracy and the transient performance. Additionally， an adaptive bias circuit is designed to sample the output current and change the bias current to improve the transient response of the LDO. The simulation results show that the dropout voltage of LDO is 120 mV. The input range is 3.3～5.5 V， and the output voltage is 3 V. The load current range is 0～20 mA. LDO phase margin and loop gain are more than 60° and 100 dB， respectively， under different load currents. The line regulation and load regulation are 100.68 μV/V and 11.21 μV/mA. When the load current skips between 100 μA and 20 mA within 1 μs， The overshoot and settling time are 129 mV and 1.4 μs， respectively， the undershoot and settling time are 109 mV and 1.02 μs. The performance can meet the requirements of high accuracy and fast transient response.

Keywords： low-dropout regulator; output-Capless; adaptive biasing; high slew-rate; fast transient response

隨著便攜式電子的普及，LDO因其結(jié)構(gòu)簡(jiǎn)單、規(guī)模小和低噪聲等優(yōu)勢(shì)被廣泛應(yīng)用[1]。傳統(tǒng)的LDO通常需要在片外接入大電容以抑制輸出電壓尖峰和提高環(huán)路穩(wěn)定性[2-4]。然而，帶片外電容LDO需要占用更大的PCB面積和額外引腳，不利于SoC設(shè)計(jì)。為解決此問(wèn)題，無(wú)片外電容LDO的研究受到廣泛關(guān)注[5-9]。

目前，無(wú)片外電容LDO的設(shè)計(jì)難點(diǎn)主要為穩(wěn)定性、輸出電壓精度和瞬態(tài)響應(yīng)等指標(biāo)之間的折衷。為解決上述問(wèn)題，往往需要同時(shí)從高環(huán)路增益、高擺率和大帶寬的角度考慮。目前，有多種方法在高環(huán)路增益情況下，提高LDO瞬態(tài)響應(yīng)[10-13]。文獻(xiàn)[10]通過(guò)動(dòng)態(tài)自偏置技術(shù)動(dòng)態(tài)調(diào)整偏置電流加快了瞬態(tài)響應(yīng)，但其在輕載下LDO變?yōu)閮杉?jí)結(jié)構(gòu)，降低了環(huán)路增益，使得輸出電壓精度受負(fù)載影響較大。文獻(xiàn)[11]通過(guò)加入尖峰電壓檢測(cè)模塊，通過(guò)感應(yīng)過(guò)沖和下沖發(fā)生，加快對(duì)功率管柵極充放電，進(jìn)而改善了瞬態(tài)響應(yīng)，但該結(jié)構(gòu)采用的高通網(wǎng)絡(luò)需要消耗額外的芯片面積。文獻(xiàn)[12]中采用推挽放大器提高了瞬態(tài)性能，并通過(guò)零極點(diǎn)追蹤技術(shù)引入動(dòng)態(tài)零點(diǎn)對(duì)輸出極點(diǎn)進(jìn)行追蹤補(bǔ)償提升環(huán)路穩(wěn)定性，但動(dòng)態(tài)零點(diǎn)往往難以完全跟隨輸出極點(diǎn)變化，因此相位裕度隨負(fù)載變化較大。文獻(xiàn)[13]中通過(guò)瞬態(tài)增強(qiáng)型超級(jí)源隨器（SSF）拓展帶寬的同時(shí)加大擺率，以提高瞬態(tài)性能。但同樣需要消耗更多的電容面積。除上述技術(shù)之外，直接利用MOS管本身跨導(dǎo)調(diào)制效應(yīng)的NMOS LDO也能很大程度上優(yōu)化瞬態(tài)響應(yīng)[14]，但往往需要加入升壓電荷泵以確保能夠?qū)崿F(xiàn)低壓差。

本文從提高系統(tǒng)環(huán)路增益和改善功率管柵極擺率的角度入手，實(shí)現(xiàn)了高精度和快速瞬態(tài)響應(yīng)。通過(guò)帶推挽輸出級(jí)的兩級(jí)誤差放大器，同時(shí)提高了環(huán)路增益和擺率；為進(jìn)一步提高瞬態(tài)響應(yīng)，通過(guò)自適應(yīng)偏置技術(shù)動(dòng)態(tài)改變放大器偏置電流大小，減小過(guò)沖、下沖幅度和建立時(shí)間。此外，為確保環(huán)路穩(wěn)定，通過(guò)前饋通路引入零點(diǎn)進(jìn)行補(bǔ)償，實(shí)現(xiàn)了較好的環(huán)路穩(wěn)定性。

1 LDO電路分析

本文提出的LDO整體框圖如圖1所示。其中，功率管MP的尺寸較大，為提高其柵極擺率，設(shè)計(jì)誤差放大器第二級(jí)為推挽結(jié)構(gòu)。增加了自適應(yīng)偏置模塊動(dòng)態(tài)改變誤差放大器偏置電流，提高了環(huán)路帶寬，從而加快瞬態(tài)響應(yīng)。LDO為兩級(jí)放大器+功率級(jí)的三級(jí)放大結(jié)構(gòu)，較高的環(huán)路增益確保了輸出電壓VOUT的精度，降低了線性調(diào)整率和負(fù)載調(diào)整率。CL為負(fù)載電路的等效寄生電容，本文中取10 pF。下面分別對(duì)LDO的誤差放大器和自適應(yīng)偏置電路進(jìn)行分析說(shuō)明，LDO的具體電路如圖2所示。

1.1 誤差放大器

MP2—MP3、MN1—MN2、MN12—MN13構(gòu)成NMOS管輸入的差分放大器為本文誤差放大器的第一級(jí)，用于提供高增益，VO1為第一級(jí)輸出節(jié)點(diǎn)。MN13為1 A的恒定偏置，MN12為動(dòng)態(tài)偏置，用于改善帶寬，兩者共同構(gòu)成誤差放大器的尾電流源。

MN3—MN9、MP1和MP4—MP8管為誤差放大器的第二級(jí)，VO2為第二級(jí)輸出節(jié)點(diǎn)。第二級(jí)為同相緩沖器，忽略MP4的前饋路徑，其增益A約為gmp1gmn4/gmn3gmn5，其中g(shù)mp1、gmn3、gmn4和gmn5分別為MP1和MN3—MN5管的跨導(dǎo)。因此VY≈AVO1。當(dāng)VO1增大（減?。r(shí)，VY同時(shí)增大（減?。?，致使ID，MP8增大（減小）而ID，MN9減小（增大），兩者相互疊加構(gòu)成了推挽輸出。第二級(jí)中的MN6—MN9、MP5—MP8管為電流鏡像技術(shù)構(gòu)成的跨導(dǎo)提升電路，其鏡像比例如圖2所示。

1.2 自適應(yīng)偏置電路

為提高LDO的瞬態(tài)性能，本文通過(guò)自適應(yīng)偏置電路動(dòng)態(tài)改變LDO偏置電流，從而提高帶寬和擺率，加快瞬態(tài)響應(yīng)。其具體電路結(jié)構(gòu)如圖2中MP10—MP12和MN10—MN12所示。MP9為功率管，MP10為采樣管。為減小功率管寄生電容和面積，MP9和MP10均采用工藝最小溝道長(zhǎng)度設(shè)計(jì)，因此溝道長(zhǎng)度調(diào)制效應(yīng)明顯。為減小溝道長(zhǎng)度調(diào)制效應(yīng)帶來(lái)的誤差，通過(guò)MP11—MP12和MN10—MN11構(gòu)成鉗位環(huán)路，從而提高電流復(fù)制精度。

該電路具體工作原理如下。MN10—MN11和 MP10—MP11為電流鏡結(jié)構(gòu)，取較大的柵長(zhǎng)以提高復(fù)制精度。通過(guò)MN10和MN11的作用，使得ID，MP11=ID，MP12。忽略MP11和MP12的溝道長(zhǎng)度調(diào)制效應(yīng)，可得VS，MP11≈VS，MP12，進(jìn)而確保采樣管的VDS，MP9=VDS，MP10，使得電流按比例精確復(fù)制。

在瞬態(tài)響應(yīng)過(guò)程中，當(dāng)負(fù)載電流ILOAD突然減小，輸出電壓VOUT產(chǎn)生過(guò)沖，由于節(jié)點(diǎn)電容的存在，動(dòng)態(tài)偏置模塊鏡像電流減小需要時(shí)間，因此該過(guò)程下誤差放大器偏置電流較大，對(duì)過(guò)沖有著較強(qiáng)的抑制效果；而當(dāng)負(fù)載電流ILOAD突然增大時(shí)，VOUT產(chǎn)生下沖尖峰，偏置電流IDS，MN12相應(yīng)增大，從而增強(qiáng)功率管柵極擺率。由于環(huán)路延時(shí)存在，抑制下沖幅度的效果相對(duì)較低，但大的偏置電流帶來(lái)的高帶寬特性仍可以顯著減小下沖建立時(shí)間。

2 LDO仿真結(jié)果

本文LDO采用CSMC 180 nm BCD工藝進(jìn)行仿真。輸入電源電壓范圍為3.3～5.5 V，典型輸入電壓為5 V，負(fù)載電流范圍為0～20 mA，輸出電壓穩(wěn)定3 V。

2.1 LDO的直流特性仿真

LDO在滿負(fù)載20 mA下，在2～5.5 V范圍內(nèi)掃描輸入電源電壓，可測(cè)得當(dāng)輸入電源電壓大于3.12 V后，LDO輸出電壓穩(wěn)定值為2.999 V，即最小壓差為120 mV，如圖3所示。

圖4為輸入電壓為3.3～5.5 V時(shí)，不同負(fù)載電流下線性調(diào)整率的仿真結(jié)果。根據(jù)圖像可知LDO的線性調(diào)整率在重載20 mA下最差，為100.68 ？滋V/V。

圖5為負(fù)載電流為0～20 mA時(shí)，不同電源電壓下負(fù)載調(diào)整率的仿真結(jié)果。LDO的負(fù)載調(diào)整率在輸入電源電壓3.3 V下最差，為11.21 μV/mA。

2.2 LDO的穩(wěn)定性仿真

由前文分析可知，LDO的穩(wěn)定性受負(fù)載影響較大，因此需要LDO在空載、輕載和重載下分別進(jìn)行穩(wěn)定性仿真，其頻率響應(yīng)曲線如圖6所示。

從仿真結(jié)果可知：LDO在空載下相位裕度最低，為71.48°；在輕負(fù)載下LDO的相位裕度最高，為83.15°。結(jié)果表明此外，自適應(yīng)偏置電路對(duì)環(huán)路帶寬優(yōu)化明顯。該無(wú)片外電容LDO高的穩(wěn)定性，且不同負(fù)載情況下系統(tǒng)的環(huán)路增益均大于100 dB。

2.3 LDO的負(fù)載瞬態(tài)響應(yīng)仿真

圖7所示為加入自適應(yīng)偏置前后，負(fù)載電流在1 μs時(shí)間內(nèi)在100 μA～20 mA之間躍變時(shí)LDO的負(fù)載瞬態(tài)響應(yīng)曲線。加入自適應(yīng)偏置電路后，LDO過(guò)沖及恢復(fù)時(shí)間分別為129 mV和1.4 μs，而下沖及恢復(fù)時(shí)間為109 mV和1.02 μs。通過(guò)仿真結(jié)果對(duì)比可知，自適應(yīng)偏置電路分別削減了233 mV的過(guò)沖幅度和59 mV的下沖幅度，且對(duì)下沖建立時(shí)間優(yōu)化明顯。

3 結(jié)論

本文基于0.18 μm BCD工藝設(shè)計(jì)了一種高精度快速瞬態(tài)響應(yīng)的無(wú)片外電容LDO。在精度方面，通過(guò)多級(jí)放大將環(huán)路增益提高至100 dB以上，使LDO的線性調(diào)整率和負(fù)載調(diào)整率得以改善，實(shí)現(xiàn)了高精度輸出；在瞬態(tài)響應(yīng)方面，通過(guò)引入自適應(yīng)偏置電路優(yōu)化瞬態(tài)響應(yīng)，將過(guò)沖及恢復(fù)時(shí)間分別減小至129 mV和1.4 μs，下沖及恢復(fù)時(shí)間減小至109 mV和1.02 μs。仿真結(jié)果表明該LDO各項(xiàng)指標(biāo)滿足高精度和快速瞬態(tài)響應(yīng)的需求。

參考文獻(xiàn)：

[1] BAI R， GUO Z， YANG J， et al. A Fast Transient Low-Dropout Regulator with High-Power Supply Rejection[J]. Journal of Physics： Conference Series， 2022，2370（1）： 12-18.

[2] KAO S K， CHEN J J， LIAO C H. A multipath output-capacitor-less LDO regulator[J].IEEE Access， 2022，10： 27185-27196.

[3] MING X， KUANG J J， GONG X， et al. A fast-transient capacitorless LDO with dual paths active-frequency compensation scheme[J].IEEE Transactions on Power Electronics， 2022，37（9）：10332-10347.

[4] 沈潔，王倩，陳后鵬，等.一種瞬態(tài)增強(qiáng)的無(wú)片外電容LDO設(shè)計(jì)[J].微電子學(xué)，2022，52（3）：383-387.

[5] 周玉成，廖德陽(yáng)，馬磊，等.一種具有瞬態(tài)增強(qiáng)的無(wú)片外電容型LDO[J].微電子學(xué)，2023（4）：608-613.

[6] LIU N， XIE Y L， GUO J P. A fast transient FVF-based output capacitorless LDO with self- feedback biasing[J]. Microelectronics Journal，2023（134）：105724.

[7] 張濤，吳小奔，劉勁.快速瞬態(tài)響應(yīng)低噪聲無(wú)片外電容LDO[J].電子元件與材料，2023，42（9）：1143-1149.

[8] 姚方舟，張章.采用AB類(lèi)源跟隨器的無(wú)片外電容快速瞬態(tài)響應(yīng)LDO[J].合肥工業(yè)大學(xué)學(xué)報(bào)（自然科學(xué)版），2022，45（4）：475-480.

[9] 曾范洋，蔣品群，宋樹(shù)祥，等.一種應(yīng)用于SoC的高穩(wěn)定性無(wú)片外電容LDO穩(wěn)壓器[J].電子元件與材料，2022，41（3）：278-283.

[10] 王梓淇，黃少卿，肖培磊，等.一種動(dòng)態(tài)自偏置的低功耗無(wú)片外電容LDO[J].現(xiàn)代電子技術(shù)，2023，46（11）：175-180.

[11] JIANG Y， WANG L， WANG S， et al. A low-power， fast-transient output-capacitorless LDO with transient enhancement unit and current booster[J].Electronics， 2022，11（5）：701.

[12] 楊聚鑫，王佳，鄭然，等.應(yīng)用于前端讀出電路的片上LDO設(shè)計(jì)[J].微電子學(xué)，2023，53（2）：233-240.

[13] ZHAO X， ZHANG Q， XIN Y， et al. A high-efficiency fast-transient LDO with low-impedance transient-current enhanced buffer[J].IEEE Transactions on Power Electronics， 2022，37（8）：8976-8987.

[14] 咸會(huì)勇.LDO瞬態(tài)提升技術(shù)研究與芯片設(shè)計(jì)[D].南京：東南大學(xué)，2022.