8]；2224 頁表2 中[35]改為[34]，[34]改為[33]；2226頁圖10的[60]改為[59]、刪去“如圖11所示”；2227頁圖13的[75]改為[74]；2228頁圖14的[74]改為[78]；2230頁中表4：[77]改為[67]，[76]改為[75]，[77]改為[76]，[87]改為[83]。文末參考文獻標號：[16]改為[7]；[17]改為[8]；[18]改為[9]；[19]改為[10]；[8]改為[11]；[20]改為[12]；

要包括3類：影子頁表(shadow page table, sPT)模型、嵌套頁表(nested page table, NPT)模型以及直接頁表[3].前2種屬于完全內存虛擬化，虛擬機操作系統(tǒng)無需做任何修改；第3種屬于半虛擬化，需要修改虛擬機操作系統(tǒng)的源代碼.本文工作主要針對完全虛擬化解決方案.影子頁表模型屬于軟件內存虛擬化，不需要硬件支持.該模型的主要思想是采用一個頁表(即影子頁表)來直接保存客戶機虛擬地址到宿主機物理地址(gVA→hPA)的映射.在虛

地的GMMU進行頁表查詢，如果所需要的頁表項位于本地GPU，則該轉換過程就可以在本地完成；否則，請求被送往CPU端的IOMMU進行轉換。本文對上述2種地址轉換架構進行了深入分析和比較。集中式地址轉換架構較為簡單，系統(tǒng)中所有GPU結點的頁表查詢操作均在CPU端的IOMMU完成，因此硬件開銷相對較小。分布式地址轉換架構相對復雜(硬件開銷也更大)，系統(tǒng)中每個GPU結點具有自己的GMMU，當訪問的內存頁位于本地內存時，頁表查詢在本地GMMU完成；當訪問的內存頁位于

個月”。第575頁表3“Cancer specific survival”的95%CI一列，由上至下依次更正為“1.004-1.031、1.310-2.221、0.703-1.393、0.858-1.452、0.859-1.541、1.058-1.813、0.324-0.832、0.727-2.448、2.079-3.854、1.464-2.601、1.663-2.292、1.187-2.007、1.786-3.868、0.913-3.070、0.961-

中率勢必導致大量頁表訪問，大大增加虛實地址轉換的實際開銷。因此，虛實地址轉換已經(jīng)成為GPU一個重要的性能瓶頸[6，7]。虛擬地址按位從高到低依次由L4索引、L3索引、L2索引、L1索引和偏移位組成，對于出現(xiàn)的這些問題，現(xiàn)有解決方案主要有3種：提高TLB命中率、優(yōu)化IOMMU(Input Output Memory Management Unit) buffer中請求的調度策略，以及提高頁表遍歷緩存PWC(Page Walk Cache)命中率。提高TLB命

式下，若采用一級頁表方式，需要連續(xù)的4 MB內存來存放頁表，這對內存資源的要求比較高；若采用二級頁表的方式，最大連續(xù)空間只需要4 KB，雖然對存儲的要求大大降低，但是在TLB未命中需要換頁時，多了一次訪存操作，系統(tǒng)的效率降低，二級頁表也有可能引發(fā)TLB二次充填問題，增加了系統(tǒng)維護的復雜程度[2]。在實際使用中，很少有程序用到整個32位的尋址空間，多數(shù)程序在自己的地址空間內部有巨大的空洞?；谶@一特性，在地址映射時，避免對空洞的映射，可以有效減少頁表帶來的內

13]等通過置一頁表項中的保留位來觸發(fā)缺頁中斷(page fault)以實現(xiàn)頁粒度的cache訪問控制，但會產(chǎn)生L1終端故障(L1 terminal fault，L1TF)[17,18]等新的側信道泄露。本文分析了AnC和Xlate類基于MMU和CPU核共享cache的側信道攻擊，指出防御的關鍵在于隔離cache中的頁表項和普通數(shù)據(jù)，并分析了已有的基于隔離的防御措施的不足，研究探索了軟件、硬件2種隔離方案。(1)在軟件層面，首先基于頁面屬性表設置所有頁表項

護，而是通過修改頁表，影響虛擬地址尋地過程，使得包含安全敏感數(shù)據(jù)的頁面只有在處理器訪問時才出現(xiàn)在進程地址空間，而其它時間由內核單獨持有，從而減少安全敏感數(shù)據(jù)的暴露時間.我們在Fedora 21(內核版本號：3.17.6)上構建了原型系統(tǒng)，并對其進行功能測試和性能測試.測試結果表明：我們的原型系統(tǒng)能夠在不影響處理器訪問的前提下，隱藏用戶隱私數(shù)據(jù)；雖然對數(shù)據(jù)讀寫的操作性能影響明顯，但是對系統(tǒng)整體性能影響不大.2 相關工作我們從硬件、虛擬機、操作系統(tǒng)和應用軟件四

操作系統(tǒng)通常采用頁表結構管理每個進程的虛地址空間，實現(xiàn)虛地址到物理地址的映射。在微處理器中，訪問物理地址標記（Physical Tag，PTag）的Cache時，虛實地址代換通常處于Cache訪問的關鍵路徑上，為提高虛地址到物理地址代換的速度，高性能處理器通常會使用旁路轉換緩沖（Translation Lookaside Buffer，TLB）緩存虛實地址的映射關系。TLB 通常采用全相聯(lián)或組相聯(lián)的結構實現(xiàn)，訪存請求在訪問Cache 的同時，并行查找TLB

續(xù)的內存空間存放頁表的問題，采用兩級頁表的TLB結構。在進行地址翻譯時，傳統(tǒng)的TLB結構[2]只能按級進行查找，一旦TLB失靶，就會導致頁表切換，造成能量消耗和時鐘延遲，從而導致處理器的性能降低[2-3]。為了高效并靈活地管理內存空間，減少頁切換[4]，本文擬設計一種適用于嵌入式GPU存儲管理單元的硬件結構。采用樹狀頁表結構[5]進行地址翻譯，將一級頁表索引和兩級頁表索引同時與TLB比較，若兩級頁表命中，直接翻譯出物理地址。最后采用DC工具進行綜合，并在Z

分策略。通過擴展頁表的條目，增加了4個記錄位，越是靠左的位權重更小：8、4、2、1，每當頁面被訪問的時候標記就會左移一位，最后劃分的時候計算頁面的總權重，根據(jù)設定的冷熱頁面的閾值來劃分冷熱頁面。Luiz Ramos等[13]提出了一種考慮頁面訪問頻度和時間的RaPP策略。策略利用一個M級的LRU隊列來記錄頁面的訪問信息，頁面在生存時間內隨著被訪問的程度不斷地提高隊列等級。當超過生存時間后降低隊列等級，全面地考慮頁面在很長時間和最近時間段的訪問情況。2 動

面可以選擇，比如頁表、Cache 、DRAM 等。這項工作是對側信道攻擊面進行一個全面的總結，并討論一些可能的防御和檢測方法。當我們不能夠完全相信某個計算平臺（比如公有云和可能被攻破的操作系統(tǒng)）的時候，建立一個可信的運行環(huán)境（TEE）是非常重要的安全要求。近些年研究人員提出了很多TEE 系統(tǒng)用于保護應用程序，使其能夠抵御來自操作系統(tǒng)的攻擊。Enclave 的運行環(huán)境有大量的資源和外面non-enclave 公用，比如Cache 、頁表、DRAM 和分支預測

實現(xiàn)基于兩套內存頁表（kernel page table）：內核的內存頁表以及SKEE的內存頁表。在內核的內存頁表中，內存頁表本身，以及SKEE的代碼和數(shù)據(jù)頁面沒有被映射，這樣內核便不能訪問SKEE，也無法更新內核本身的內存頁表。而SKEE的內存頁表包含所有內存的映射。內核需要更新內存頁表時，會陷入（trap）到SKEE中，SKEE會檢查每一個內存頁表更新操作，確保其不會破壞SKEE和內核之間的隔離。SKEE另一貢獻是針對ARMv7和ARMv8平臺的內核和

址；地址重定位；頁表；快表【Abstract】This paper proposes a way to allocate memory discrete - page memory management， and discusses its basic ideas and address translation. Finally， the shortcomings of the storage management.【Key words】Page memo

分頁虛擬存儲 頁表 快表 CUP訪問數(shù)據(jù) 計算方法中圖分類號：TP301 文獻標識碼：A 文章編號：1007-9416（2014）08-0081-01在教學中很多學生對于計算分頁虛擬存儲中數(shù)據(jù)的平均訪問時間很是迷惑，不知從何下手解決，其實解決這一問題的關鍵之處便是要理解分頁虛擬存儲的原理，頁表、快表的概念和存放位置以及CPU 訪問數(shù)據(jù)的基本過程。如果將這些內容理解透徹，那計算分頁虛擬存儲中數(shù)據(jù)的平均訪問時間就如小菜一碟了。首先我們來了解分頁存儲管理的基本

然后獲取兩個連續(xù)頁表項用來進行TLB替換寫入，處理完畢后返回異常處理現(xiàn)場。2 軟TLB處理實現(xiàn)龍芯2F系統(tǒng)為64位，頁表為 3級頁表，且操作地址不連續(xù)，每次訪問三級頁表內容時，TLB重載入需要5次訪存操作，產(chǎn)生3次左右的Cache失效，使得TLB重載入異常處理時間大大加長。龍芯2F系統(tǒng)中設計用軟TLB技術來減少TLB替換處理時間，軟TLB技術在內存空間中開辟出一個全局TLB緩沖區(qū)域，作為硬件TLB的緩存，在系統(tǒng)進行TLB表項替換前，要先查詢該TLB緩沖區(qū)，