杜玉遠(yuǎn)
摘要本丈介紹了在開(kāi)發(fā)設(shè)計(jì)復(fù)雜可編程器件FPGA和CPLD過(guò)程中,經(jīng)常采用的自上而下(top-down)設(shè)計(jì)方法,并詳細(xì)地介紹了采用這種設(shè)計(jì)方法完成數(shù)字頻率計(jì)的設(shè)計(jì)過(guò)程,同時(shí)還闡述了這種設(shè)計(jì)方法中的層次的劃分過(guò)程。
電子世界2004年5期
1《師道·教研》2024年10期
2《思維與智慧·上半月》2024年11期
3《現(xiàn)代工業(yè)經(jīng)濟(jì)和信息化》2024年2期
4《微型小說(shuō)月報(bào)》2024年10期
5《工業(yè)微生物》2024年1期
6《雪蓮》2024年9期
7《世界博覽》2024年21期
8《中小企業(yè)管理與科技》2024年6期
9《現(xiàn)代食品》2024年4期
10《衛(wèi)生職業(yè)教育》2024年10期
關(guān)于參考網(wǎng)