基于FPGA與MC8051 IP核的χ-γ劑量儀設計

楊立濤 李東倉 楊 磊 孟祥廳 楊 洋

(蘭州大學核科學與技術學院 蘭州 730000)

吸收劑量是放射生物學、輻射化學、輻射防護學等學科中的基本物理量，隨著核科學技術的發(fā)展，各種劑量測量儀也向著高精度、寬量程、低功耗、小體積以及智能化、低成本的方向發(fā)展?，F(xiàn)有劑量儀多以單片機控制A/D對數(shù)據(jù)進行采集、運算和顯示，但單片機工作時鐘頻率低(十幾MHz)，且其為順序執(zhí)行的工作方式，這就使它們在高精度、高速度、實時數(shù)據(jù)采集與顯示等方面顯得不足。另外，應用于核物理實驗室、核電廠等特殊環(huán)境的劑量儀，與其它電器裝置(如調制器、控制電路、大功率電源等)同時操作，存在較大的電壓或電流脈沖的干擾。探測器脈沖信號或與劑量率成比例的電壓信號在遠距離傳輸時都存在衰減的問題，若將單片機系統(tǒng)與探測器放置在同一機箱，就使數(shù)字系統(tǒng)置于惡劣的輻射環(huán)境中，會對工作在低電壓的數(shù)字系統(tǒng)造成嚴重干擾，如程序運行出軌、計算邏輯出錯甚至元件損壞等。由此，本文設計了基于FPGA與MC8051單片機IP核的新型χ-γ劑量儀。

1 系統(tǒng)結構

系統(tǒng)分為探頭和儀表部分(圖 1)，探頭為 NaI(TI)閃爍體探測器，探頭電路由高壓模塊、分壓電路、放大成型電路、密勒積分型泵電路和射極跟隨器組成，電路簡單、體積小，易于安裝在探頭內部。儀表部分基于FPGA芯片，由VHDL描述的等精度測頻模塊、MC8051單片機IP軟核、LPM宏功能模塊(ROM、RAM、鎖相環(huán)PLL)、USB通信口以及用作外部顯示和控制的液晶顯示器、蜂鳴器和按鍵等組成。

圖1 儀器系統(tǒng)結構圖Fig.1 Architecture of the dosimeter system.

根據(jù)物質的平均授予能E正比于探頭輸出脈沖所包括的總電荷量Q，Q經(jīng)密勒積分型泵電路積分后輸出對應的電平信號Vo。經(jīng)幅頻轉換電路后轉化為頻率Fx，F(xiàn)x送到儀表電路，由等精度測頻模塊讀取，送入MC8051單片機核內計算出吸收劑量率、累計劑量等值。由上所述，劑量率可表示為：

式中，常數(shù) K1由積分電路和幅頻轉換電路決定(參見下文)，比例系數(shù) K2與不同射線、儀器、應用環(huán)境及整個電路系統(tǒng)有關，可通過標準源來刻度，每次測量前可根據(jù)需要對其設置。液晶在實際應用中可以根據(jù)不同要求選用不同的型號。外部輸入時鐘為20 MHz經(jīng)內嵌鎖相環(huán)PLL后分別向等精度測頻模塊和MC8051核提供100 MHz和60 MHz的工作時鐘。

2 探頭部分電路設計

由圖 2，Q1–Q4為精密運算放大器 CA3140，分別對探頭的輸出信號進行放大、整形、積分，再經(jīng)射極跟隨輸出正比于探頭輸出信號的計數(shù)率n和幅度 Vi的電壓信號 Vo，經(jīng)幅/頻轉換芯片 LM331轉化成頻率Fx送至FPGA芯片。圖中由Q3構成密勒積分型泵電路，是改進后的線性計數(shù)率泵電路。采用此電路是考慮到輻射強度不僅與計數(shù)率有關而且考慮到脈沖幅度的貢獻，同時也為了連續(xù)測量輻射強度，直接指示劑量率的變化。由于放大器輸入端(+)的虛地，使輸出Vo的變化與Vi對C的充電幾乎無關。每次脈沖作用時，C上的電荷增量恒定，而對于i(t)流入的電路，R減小A倍，C增大A倍，時間常數(shù)RC不變，輸出電壓Vo與輸入計數(shù)n和幅度Vi成線性關系，可表示為：

其中，RC的取值需兼顧統(tǒng)計精度和響應速度兩方面的要求。此積分電路的詳細推導、模擬仿真及Vo與n和Vi線性關系的實驗驗證見文獻[1]。

圖2 探頭電路原理圖Fig.2 Schematics of the probe circuit.

通常采用高速A/D轉換器采集外界信號，然而，核輻射的測量環(huán)境通常處于高壓、高磁場、高輻射中，外界干擾十分嚴重，如衰減震蕩波干擾、電磁場輻射干擾、靜電放電干擾、以及沖擊電壓干擾等。若采用A/D轉換會產(chǎn)生較大偏差，也不利于信號的遠距傳輸。因此，我們采用電壓/頻率(V/F)轉換器，以頻率的形式傳輸模擬信號來抵抗外界干擾。通過VFC芯片，把電壓信號轉換為與其成正比的頻率信號經(jīng)遠距離傳輸?shù)絻x表部分，經(jīng)過快速光耦隔離，成型后由數(shù)字電路對其進行處理，實現(xiàn)了模擬系統(tǒng)與數(shù)字系統(tǒng)在電氣上的完全隔離，進一步提高了系統(tǒng)的抗干擾能力。本設計中選用美國NS公司生產(chǎn)的性價比較高的集成芯片LM331作為幅/頻轉換電路的核心元件。LM331的動態(tài)范圍寬(達100 dB)、線性度好(最大非線性失真<0.01%)、變換精度高(最大溫漂 5×10–5/℃)，輸出頻率范圍 1–100 kHz，輸入電壓范圍：(Vs～ –2.0 V),當4.5 V≤Vs≤10 V時，電源電壓對增益的影響為0.1%；10 V≤Vs≤40 V時，為0.06%。LM331外接電路輸入、輸出關系可表示為[2]:

其中外界元器件 Rs、Rl、Rt、Ct必須選擇低溫漂、感性小的元件，以保證電路的穩(wěn)定工作，取值采用典型值(如圖2)，由4式可見，F(xiàn)x與Vin成正比關系，可表示為 Fx=K1Vin?？赏ㄟ^調整 Rs變阻器改變LM331的增益偏差以及電壓與頻率的比例系數(shù)。

圖3為圖2中放大成形積分電路部分(Q1–Q4)的輸入脈沖計數(shù)率n和幅度Vi的乘積與輸出電壓信號 Vo的關系以及由射極跟隨器(Q4)輸出的電壓信號Vo與經(jīng)LM331構成的幅頻轉換電路后的輸出Fx的關系，由經(jīng)線性擬合的各項參數(shù)可見，輸入輸出保持著較好的線性關系，顯示了電路設計的正確性，為后續(xù)儀表部分的精確測量提供了保障。

圖3 Vo與nVi(a)及Vo與Fx(b)的線性關系Fig.3 The linear relationship between Vo and nVi(a), Vo and Fx(b).

3 儀表部分系統(tǒng)設計

3.1 系統(tǒng)電路結構

FPGA芯片是整個計量儀的核心，完成對數(shù)據(jù)Fx的讀取、運算以及輸入輸出的控制。本設計是采用美國 ALTEAR公司生產(chǎn)的 cyclone系列EP1C6Q240C8N。電路結構包括鎖相環(huán)PLL、測頻模塊FTESTER、MC8051單片機IP核以及ROM、RAM等部分(圖4)。外部時鐘(20 MHz)經(jīng)鎖相環(huán)倍頻后為測頻模塊和單片機核提供工作時鐘C0、C1。由模擬電路部分輸出的頻率信號Fx輸入測頻模塊，測得值(位寬為32位)輸入單片機核P2I[7..0]口，計算后由雙向口 P1口送至液晶顯示。數(shù)據(jù)通道選擇信號SEL[2..0]由單片機P0O[6..4]口控制，而液晶顯示的命令信號RS、RW、E由P2O[7..5]口控制，按鍵輸入由P3I[7..0]控制，其余端口按默認方式[3,4]連接。

圖4 基于FPGA的儀表部分電路結構圖Fig.4 Schematic of meter part based on FPGA.

3.2 等精度測頻模塊設計

傳統(tǒng)測頻法的測量精度隨著被測信號頻率變化，實際應用中有很大限制。我們采用等精度測頻法[5](圖 5)，由兩個可控 32位高速計數(shù)器(CNT1,CNT2)、64位至8位的多路選擇器MUX64-8和一個D觸發(fā)器構成。預置門控制信號CL由單片機提供(確定大致的測量時間)，可證明CL的時間寬度對測頻精度幾乎無影響。在CL有效時，當被測頻率的第一個上升沿到來時，D觸發(fā)器把CL信號送給Q(即ENA)啟動兩個計數(shù)器分別對標準信號Fs和被測信號Fx同時計數(shù)，當CL無效時，緊接著的待測信號Fx的上升沿到來時，D觸發(fā)器把無效的CL送給Q(即ENA)，兩個計數(shù)器同時停止計數(shù)。由于利用待測信號Fx作為D觸發(fā)器的觸發(fā)信號，控制兩個計數(shù)的開始與停止，保證了被測信號的計數(shù)為整數(shù)個周期，這是確保被測信號Fx在任何頻率條件下都能保持恒定測量精度的關鍵。設計中標準頻率Fs由精確穩(wěn)定的鎖相環(huán)提供(100 MHz)，保證絕對測量誤差僅10 ns。標準頻率和被測頻率的計數(shù)值分別為Ns和Nx，則待測頻率Fx為：

圖5 等精度測頻原理圖Fig.5 Schematic of the equal precision measurement module (EPMM).

單片機讀取Start信號判斷計數(shù)是否結束，從而控制數(shù)據(jù)輸出通道選擇信號 SEL[2..0]通過多路選擇器將數(shù)據(jù)讀入單片機核內，進行下一步處理。圖6為等精度測頻模塊的仿真圖，在預置門 CL控制下，F(xiàn)x控制著計數(shù)的開始和停止，實際測量時間(Start)內 Fx剛好為整數(shù)個周期，保證了在各種 Fx條件下，誤差只可能為Fs的量化誤差。其中根據(jù)幅頻轉換后信號的特點，在此我們采用的是下降沿觸發(fā)。圖中在預置門控制時間內 Fs和Fx的記數(shù)結果分別為0000002AH和00000006H，數(shù)據(jù)在通道選擇信號的控制下正確的被讀出，可見等精度測頻模塊的功能完全正確。

圖6 等精度測頻模塊仿真結果Fig.6 Simulation result of the EPMM.

3.3 單片機IP核內程序設計

MC8051 IP核采用完全同步設計，指令集和標準 8051微控制器完全兼容，工作時鐘頻率≥90 MHz，執(zhí)行指令時間為1–4個時鐘周期，執(zhí)行性能優(yōu)于標準8051微控制器8倍左右，IO口不復用，但可連接為雙向口等特點[4]。上電后，對液晶及測頻模塊初始化，參數(shù)設置，復位后顯示DOSIMTER(劑量儀)，然后執(zhí)行按鍵掃描程序，檢測按鍵，讀取按鍵并執(zhí)行相應的功能，實時顯示劑量率變化。程序流程圖如圖 7，實驗中成功的實現(xiàn)了各項功能。

4 結論

χ-γ劑量儀的設計充分考慮到輻射劑量儀的特點，利用FPGA、IP核、幅/頻轉換、等精度測量等特點和片上系統(tǒng)的設計方法，提高了系統(tǒng)設計的靈活性，驗證了系統(tǒng)高精度、高速度和強抗干擾能力的特點，在穩(wěn)定性、體積、功耗、擴展性和成本方面也有很大改善。本儀器更適用于惡劣的工作環(huán)境及遠距離監(jiān)控，可推廣到更多的核電子儀器設計中。

圖7 MC8051 核內程序流程圖Fig.7 Program flow chart in MC8051.

1 吳懷義, 楊 磊, 陳效先, 等.新型 χ-γ射線劑量儀的設計與研制, 中國科技論文在線WU Huaiyi, YANG Lei, CHEN Xiaoxian, et al.Design and development of a new χ-γ dose rate instrument,Science paper Online, http://www.paper.edu.cn/index.php/default/releasepaper/content/38051

2 Precision voltage-to-frequency converters LM331 Datasheet.National Semiconductor Inc.http://www.national.com

3 IP core (MC8051.pdf), http://www.radioradar.net/en/datasheets-search/M/C/8/MC8051_Oregano.pdf.htm

4 馬光勝, 馮 剛, 編著.SOC設計與 IP核重用技術.北京：國防工業(yè)出版社, 2006 MA Guangsheng, FENG Gang.SOC design and reuse technology of IP core.Beijing: National Defence Industrial Press, 2006

5 潘 松, 黃繼業(yè), 編著.EDA技術實用教程(第三版).北京：科學出版社, 2006 PAN Song, HUANG Jiye.Practical guide of EDA technology.3rded.Beijing: Science Press, 2006