一種LDO極零點(diǎn)跟蹤的頻率補(bǔ)償電路設(shè)計(jì)*

楊 林 張 濤

(武漢科技大學(xué) 武漢 430081)

1 引言

由于具有低輸出噪聲、低漏失電壓、低靜態(tài)電流、快速瞬態(tài)響應(yīng)以及低成本等優(yōu)點(diǎn),LDO線性穩(wěn)壓器在高性能便攜式設(shè)備,尤其是以電池供電系統(tǒng)中得到了越來越廣泛的應(yīng)用。傳統(tǒng)的頻率補(bǔ)償方法是利用輸出電容的等效串聯(lián)電阻(ESR)產(chǎn)生一個(gè)零點(diǎn)進(jìn)行補(bǔ)償,以改善其穩(wěn)定性,然而這種頻率補(bǔ)償方法并不是最佳的[1～3]。一方面輸出電容的ESR會(huì)隨溫度變化而變化,導(dǎo)致引進(jìn)的零點(diǎn)會(huì)漂移,達(dá)不到最佳補(bǔ)償;另一方面,通常這種頻率補(bǔ)償方式的主極點(diǎn)在輸出節(jié)點(diǎn)位置,而穩(wěn)壓器工作在較寬的負(fù)載電流范圍,因此主極點(diǎn)在不同負(fù)載電流的情況下會(huì)有很大的變化,嚴(yán)重影響了環(huán)路的穩(wěn)定性。本文提出了一種新穎的動(dòng)態(tài)零極點(diǎn)跟蹤頻率補(bǔ)償電路,使環(huán)路內(nèi)部產(chǎn)生一個(gè)隨負(fù)載電流變化的補(bǔ)償零點(diǎn)。該零點(diǎn)用以抵消LDO系統(tǒng)內(nèi)部主極點(diǎn)位置隨負(fù)載電流變化給環(huán)路穩(wěn)定性帶來的影響,使得LDO線性穩(wěn)壓器的穩(wěn)定性不受負(fù)載電流大小的影響[4]。

2 傳統(tǒng)的LDO頻率補(bǔ)償方法

傳統(tǒng)LDO穩(wěn)壓器的系統(tǒng)框圖如圖1所示,環(huán)路中存在三個(gè)極點(diǎn),分別位于誤差放大器輸出端的極點(diǎn)p1,電壓緩沖器的輸出端的極點(diǎn)p2以及LDO輸出端的極點(diǎn)po。這三個(gè)極點(diǎn)可分別表示為:p1=1/r1?c1;p2=1/r2?c2;,其中r1,c1,r2,c2分別表示節(jié)點(diǎn)1,2的對(duì)地電阻和電容。λ為調(diào)整管的溝道調(diào)制參數(shù)。通常p1,po為低頻極點(diǎn),位于單位增益帶寬內(nèi)。另外,環(huán)路中亦存在一個(gè)零點(diǎn)zESR=1/RESR?co。

圖1 典型LDO功能框圖

傳統(tǒng)的LDO就是利用這個(gè)零點(diǎn)來抵消 p1以保證環(huán)路的穩(wěn)定性和足夠的相位裕度,然而,如果RESR太大的話,則零點(diǎn)會(huì)處在低頻位置,這樣會(huì)導(dǎo)致環(huán)路的帶寬增加,從而使三個(gè)極點(diǎn)均落于單位增益帶寬之內(nèi),影響環(huán)路的穩(wěn)定性;如果RESR太小的話,則零點(diǎn)會(huì)處在一個(gè)較高頻率位置,零點(diǎn)會(huì)位于單位增益之外,補(bǔ)償不到p1,從而在單位增益帶寬內(nèi)有兩個(gè)沒有補(bǔ)償?shù)臉O點(diǎn),這樣系統(tǒng)也不穩(wěn)定。所以在一定負(fù)載條件下,RESR需要在某一范圍內(nèi)才能使環(huán)路穩(wěn)定。此外,RESR還受到環(huán)境溫度、電壓和頻率的影響,所以頻率穩(wěn)定性不能得到可靠的保障[5～7]。

3 跟隨負(fù)載電流變化的動(dòng)態(tài)頻率補(bǔ)償

針對(duì)上述問題,本文提出一種跟隨負(fù)載電流變化的頻率補(bǔ)償方式。其功能方框圖如圖2所示。

圖2 改進(jìn)頻率補(bǔ)償?shù)腖DO簡化功能框圖

圖2與圖1的主要區(qū)別是前者在后者的基礎(chǔ)上增加了串聯(lián)R,C網(wǎng)絡(luò)(Mc,Rc,Cc)連在誤差運(yùn)放的輸出結(jié)點(diǎn)作頻率補(bǔ)償。PMOS管Mc檢測輸出電流,并工作在深線性區(qū),由于其漏源電壓Vds=0,此時(shí)Mc作為一個(gè)電阻工作,其導(dǎo)通電阻為Ron=其中 VG S為Mc亦即PMOS調(diào)整管的柵源電壓。又知PMOS調(diào)整管工作在飽和區(qū),所以VG S-Vth=由于流過PMOS調(diào)整管的電流Ids與負(fù)載電流Iout幾乎相等,即 Ids=Iout,因此可得當(dāng)負(fù)載電流增大時(shí),Ron減小,起到跟蹤負(fù)載的效果。下面來分析環(huán)路的零極點(diǎn)情況,結(jié)點(diǎn)2和輸出結(jié)點(diǎn)處的零極點(diǎn)與圖1中的相同。我們重點(diǎn)研究結(jié)點(diǎn)1處的零極點(diǎn)。結(jié)點(diǎn)1處的零極點(diǎn)可表示為:zc=1/rc?cc,p1=1/(r1+rc)?cc,p3=1/(r1∥rc)?c1。(通常 p1遠(yuǎn)小于 p3,c1遠(yuǎn)小于c3),其中rc=Rc+Ron。所以zc可用于跟蹤并抵消掉LDO的輸出極點(diǎn)po,p1變成了環(huán)路的主極點(diǎn),p3是高頻極點(diǎn),對(duì)環(huán)路的穩(wěn)定性影響很小。另外,p2仍處于高頻位置。

4 電路實(shí)現(xiàn)

根據(jù)上述思想,設(shè)計(jì)了如圖3的LDO電路。

圖3 本文提出的動(dòng)態(tài)補(bǔ)償方案

其中M1～M10,R3～R6組成一個(gè)折疊式共源共柵運(yùn)算放大器,構(gòu)成LDO的誤差運(yùn)放部分,R3～R6使運(yùn)放的輸出阻抗更高,確保誤差運(yùn)放的輸出位置為主極點(diǎn)位置。Mc為輸出電流檢測管,對(duì)輸出電流進(jìn)行采樣,從而調(diào)整 Mc本身的可變電阻值,進(jìn)而改變補(bǔ)償零點(diǎn)位置,使之跟隨輸出極點(diǎn)的變化,從而實(shí)現(xiàn)動(dòng)態(tài)補(bǔ)償?shù)哪康?。Buf fer一方面起到隔離誤差運(yùn)放與調(diào)整管的作用,使原本的由于調(diào)整管寄身電容引入的低頻極點(diǎn)變?yōu)閮蓚€(gè)高頻極點(diǎn),從而改善環(huán)路的穩(wěn)定性;另一方面,Buf fer能更快的驅(qū)動(dòng)PMOS管的柵極,提高瞬態(tài)響應(yīng)[8～10]。

5 仿真驗(yàn)證

該電路采用smic 0.35μ m CMOS工藝來實(shí)現(xiàn)。仿真結(jié)果如圖4所示,在輸入電壓為4V,輸出為 3V的條件下,掃描負(fù)載電流,從 0mA到100mA,整個(gè)系統(tǒng)相位裕度均在 65°以上,系統(tǒng)穩(wěn)定。圖5為典型應(yīng)用條件下(50mA)環(huán)路頻率響應(yīng)曲線,環(huán)路的單位增益帶寬為468kHZ,相位裕度為67°,環(huán)路穩(wěn)定。圖6給出負(fù)載電流從0mA變化到100mA的負(fù)載變化瞬態(tài)響應(yīng)。從圖中可以看出,瞬態(tài)響應(yīng)過沖小于50mV,且沒有振鈴現(xiàn)象。

6 結(jié)語

在分析傳統(tǒng)LDO穩(wěn)壓器頻率補(bǔ)償方法的基礎(chǔ)上提出了一種新型的動(dòng)態(tài)密勒補(bǔ)償電路,與傳統(tǒng)LDO利用ESR進(jìn)行補(bǔ)償?shù)姆椒ㄏ啾?該電路不僅結(jié)構(gòu)簡單、增益高、帶寬高,大大提高了LDO穩(wěn)壓器的性能指標(biāo),而且大大降低了對(duì)外部電容的ESR要求,從而在提高性能的同時(shí),降低了LDO穩(wěn)壓器的應(yīng)用成本。

[1]畢查德?拉扎維.Design of analog CMO S integrated circuit[M].西安:西安交通大學(xué)出版社,2003:309～327

[2]G.A.Rincon-Mora.Current efficient,low voltage,low drop-out regulators[D].Ph.D.dissertation,E-lect.Comp.Eng.Dept.,Georgia Inst.of Technol.,Atlanta,1996

[3]ESR,Stability,and the LDO Regulator[M].Texas Instruments,Dallas

[4]R.Reay,G.Kovas.An unconditionally stable twostage CMOS amplifier[J].IEEE J.Solid-State Circuits,1995,30(5):591～594

[5]K.N.Leung,P.K.T.Mok,W.H.Ki.A novel frequency compensation technique for low-voltage lowdropout regulator[J].Proc.IEEE Int.Symp.Circuits Systems,1999,5:102～105

[6]G.A.Rincon-M ora,P.Allen.Optimized frequency shaping circuit topologies for LDOs[J].IEEE Trans,Circuits Syst.II,1998,45(6):703～708

[7]Phillip E.Allen,Douglas R.Holberg.CMOS Analog circuit design[M].北京:電子工業(yè)出版社,2005:359～400

[8]R.Reay,G.Kovas.An unconditionally stable twostage CMOS amplifier[J].IEEE J.Solid-State Circuits,1995,30(5):591～594

[9]K.C.Kwok,P.K.T.Mok.Pole-zero tracking frequency compensation for low dropout regulator[J].2002 IEEE Inter.Symp.on Circuits and Systems(ISCAS'02),2002,4(5):735～738

[10]C.Stanescu.Buffer stage for fast response LDO[J].2003 International Semiconductor Conference,2003,2(9):357～360