張佳煒

（中國(guó)艦船研究院 北京 100192）

1 引言

Compact PCI是一種基于標(biāo)準(zhǔn)PCI總線的小巧而堅(jiān)固的高性能總線技術(shù)。1994年P(guān)ICMG（PCI Computer Manufacturers Group，PCI工業(yè)計(jì)算機(jī)制造商聯(lián)盟）提出了Compact PCI技術(shù)，它定義了更加堅(jiān)固耐用的PCI版本［1］。

系統(tǒng)控制器是某短波通信系統(tǒng)的核心，用于系統(tǒng)時(shí)序控制，通信頻率選擇與轉(zhuǎn)換控制，用戶數(shù)據(jù)的調(diào)制發(fā)送和解調(diào)接收等，實(shí)現(xiàn)系統(tǒng)通信控制功能。而調(diào)制解調(diào)卡是系統(tǒng)控制器的重要組成部分，完成通信時(shí)發(fā)送數(shù)據(jù)的編碼調(diào)制和接收數(shù)據(jù)時(shí)的同步、均衡、解調(diào)、譯碼等功能。

2 短波調(diào)制解調(diào)板卡電路總體設(shè)計(jì)

2.1 電路主要功能需求

圖1為某短波通信系統(tǒng)的組成框圖，由系統(tǒng)控制器、接收天線、發(fā)射天線、短波發(fā)信機(jī)、衛(wèi)星導(dǎo)航儀、導(dǎo)航儀接收天線等組成。該通信系統(tǒng)主要工作過(guò)程為：發(fā)送過(guò)程，系統(tǒng)控制器控制發(fā)信機(jī)切換到指定的發(fā)送頻率，將編碼后的用戶數(shù)據(jù)調(diào)制成音頻信號(hào)通過(guò)發(fā)信機(jī)發(fā)射出去，實(shí)現(xiàn)數(shù)字信號(hào)的無(wú)線發(fā)送；接收過(guò)程，系統(tǒng)控制器接收來(lái)自接收天線的短波信號(hào)，將信號(hào)轉(zhuǎn)換為音頻，再將音頻信號(hào)進(jìn)行解調(diào)、譯碼，最終實(shí)現(xiàn)無(wú)線信號(hào)的數(shù)字接收。

系統(tǒng)控制器基于CPCI 6U結(jié)構(gòu)，由中央處理單元、短波接收單元1、短波接收單元2、短波調(diào)制解調(diào)卡等CPCI接口卡以及CPCI 6U機(jī)箱組成。各接口卡通過(guò)CPCI總線完成數(shù)據(jù)交互，其中CPU卡運(yùn)行基于Linux的用戶程序，完成用戶數(shù)據(jù)的產(chǎn)生、分組、排序等功能；短波接收單元1進(jìn)行短波頻譜的監(jiān)測(cè)，選擇通信頻率；短波接收單元2主要功能是將接收的短波信號(hào)轉(zhuǎn)換為音頻信號(hào)。系統(tǒng)控制器中的短波調(diào)制解調(diào)卡有以下幾個(gè)功能：1）完成與系統(tǒng)控制器CPU卡的用戶數(shù)據(jù)的交互；2）完成用戶數(shù)據(jù)的編碼調(diào)制（發(fā)送時(shí)）和解調(diào)譯碼（接收時(shí)）；3）完成與短波接收卡的接口，對(duì)音頻信號(hào)進(jìn)行數(shù)字化處理；4）完成與短波發(fā)信機(jī)的接口，控制發(fā)信機(jī)的狀態(tài)，將待發(fā)送的音頻信號(hào)傳送給發(fā)信機(jī)；5）完成與衛(wèi)星導(dǎo)航儀的接口，對(duì)導(dǎo)航儀狀態(tài)進(jìn)行控制，接收衛(wèi)星導(dǎo)航儀的定時(shí)信號(hào)；6）預(yù)留短波信道模擬器接口，方便進(jìn)行實(shí)驗(yàn)室調(diào)試。

圖1 某短波通信系統(tǒng)組成框圖

2.2 電路設(shè)計(jì)思路及主要元器件選擇

根據(jù)調(diào)制解調(diào)卡主要功能需求，采用模塊化的方法將功能需求進(jìn)行分解并實(shí)現(xiàn)。本板卡主要?jiǎng)澐譃橐韵?個(gè)模塊：1）CPCI接口模塊，完成CPCI接口總線和本地總線的協(xié)議轉(zhuǎn)換，主要元器件為PCI接口芯片PCI9054；2）音頻接口模塊，與短波收發(fā)信機(jī)的音頻信號(hào)接口，完成音頻信號(hào)的數(shù)模／模數(shù)轉(zhuǎn)換，主要元器件為音頻數(shù)模／模數(shù)轉(zhuǎn)換芯片TLC320AC02；3）外設(shè)接口模塊，與短波信道模擬器、衛(wèi)星導(dǎo)航儀、短波發(fā)信機(jī)等外設(shè)進(jìn)行接口，主要元器件為CAN總線接口芯片SJA1000、RS232電平轉(zhuǎn)換芯片 MAX3232等；4）DSP（數(shù)字信號(hào)處理）模塊，完成用戶數(shù)據(jù)的編碼調(diào)制和解調(diào)譯碼功能，主要元器件為DSP芯片TMS320C6713；5）FPGA模塊，主要功能是作為調(diào)制解調(diào)卡上各個(gè)器件間以及外設(shè)各個(gè)設(shè)備間的數(shù)據(jù)交換的橋梁，進(jìn)行通信協(xié)議轉(zhuǎn)換、設(shè)備控制、中斷處理等功能，主要元器件為FPGA（可編程邏輯器件）芯片EP2C70F672；6）系統(tǒng)時(shí)鐘模塊，主要功能是為板卡各元器件提供所需時(shí)鐘頻率，主要元器件為可編程時(shí)鐘芯片CY22393；7）電源模塊，主要功能是為板卡各元器件提供所需電源電壓，主要元器件為電壓轉(zhuǎn)換芯片。

2.3 電路組成框圖

調(diào)制解調(diào)板卡各功能模塊在電路板上的布局如圖2所示。

圖2 調(diào)制解調(diào)卡各功能模塊布局圖

3 主要功能模塊設(shè)計(jì)

3.1 CPCI接口模塊設(shè)計(jì)

CPCI接口模塊的主要功能是通過(guò)CPCI總線完成計(jì)算機(jī)和調(diào)制解調(diào)卡的數(shù)據(jù)交互。另外，CPCI接口還為調(diào)制解調(diào)卡各個(gè)模塊提供電源。CPCI模塊設(shè)計(jì)思路是采用PCI橋芯片PCI9054完成CPCI總線到CPCI本地總線的轉(zhuǎn)換，采用配置芯片HT93LC56完成PCI9054的配置。

PCI9054是美國(guó)PLX公司生產(chǎn)的PCI總線通用接口芯片。使用該專用芯片橋接PCI總線和本地總線（local bus），開發(fā)者可以省去考慮太多復(fù)雜的PCI總線規(guī)范，而集中精力開發(fā)硬件和驅(qū)動(dòng)程序［2］。PCI9054有3種工作模式，分別為M模式、C模式和J模式，通過(guò)管腳Mode0和Mode1選擇［3］。本調(diào)制解調(diào)卡采用C模式，本地總線32位地址／32位數(shù)據(jù)非復(fù)用。HT93C56為配置PCI9054的EEPROM，容量為2K，通過(guò)4根信號(hào)線與PCI9054的相應(yīng)信號(hào)相連，主要作用是在開機(jī)時(shí)完成對(duì)PCI9054內(nèi)部各個(gè)寄存器的配置。

3.2 音頻接口模塊設(shè)計(jì)

音頻接口模塊的主要功能是完成短波收發(fā)信機(jī)的音頻信號(hào)和音頻數(shù)模／模數(shù)轉(zhuǎn)換芯片TLC320AC02的接口，轉(zhuǎn)換后的數(shù)字信號(hào)經(jīng)過(guò)電平轉(zhuǎn)換后進(jìn)入DSP芯片進(jìn)行處理。

TLC320AC02是一種Texas Instruments公司出品的數(shù)模／模數(shù)轉(zhuǎn)換芯片。在TLC320AC02的模擬信號(hào)端為單端音頻信號(hào)，且有直流偏置［4］。而短波收發(fā)信機(jī)的接口的主要參數(shù)為：頻率：300～3400Hz；電平：－10dBm～10dBm；600Ω（平衡）。所以需要采用信號(hào)整形電路將短波收發(fā)信機(jī)的平衡音頻信號(hào)轉(zhuǎn)換為TLC320AC02的單端音頻信號(hào)。

在TLC320AC02的數(shù)字信號(hào)端，輸入輸出為數(shù)字化的音頻信號(hào)，電平均為5V，而FPGA的接口電平為3.3V，所以需要用電平轉(zhuǎn)換芯片SN74CBTD3384來(lái)實(shí)現(xiàn)電平轉(zhuǎn)換。

3.3 外設(shè)接口模塊設(shè)計(jì)

該模塊的主要功能是完成調(diào)制解調(diào)卡FPGA芯片與外設(shè)設(shè)備的接口，包括短波信道模擬器、衛(wèi)星導(dǎo)航儀、短波發(fā)信機(jī)，由于各個(gè)外設(shè)的通信協(xié)議和信號(hào)電平與FPGA不同，采用通信協(xié)議轉(zhuǎn)換芯片和電平轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換，如表1。

表1 調(diào)制解調(diào)卡各個(gè)外設(shè)設(shè)備列表

3.4 DSP模塊設(shè)計(jì)

DSP模塊主要完成數(shù)據(jù)調(diào)制解調(diào)功能：1）將通過(guò)CPCI總線傳來(lái)的用戶數(shù)據(jù)信息通過(guò)編碼、調(diào)制后，發(fā)送到音頻接口模塊；2）將音頻接口模塊傳來(lái)的數(shù)據(jù)進(jìn)行解調(diào)、譯碼，并通過(guò)CPCI總線發(fā)送到上位機(jī)。

TMS320C6713是Texas Instruments公司出品的DSP芯片，基于0.13μm工藝，是一個(gè)高性能的32位浮點(diǎn)DSP產(chǎn)品，核心頻率可達(dá)225MHz，具有32Bit外部存儲(chǔ)器接口、兩個(gè)McBSP緩沖串口、16Bit的 主 機(jī) 接 口 HPI［5］；AM29F800B 是 1 個(gè)8Mb 容 量 的 FLASH （閃 存 ） 芯 片［6］；MT48LC8M32是1個(gè)256Mb的SDRAM（同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)器）芯片［7］。

該模塊有2片DSP芯片TMS320C6713，1片完成數(shù)據(jù)的編碼調(diào)制，1片完成數(shù)據(jù)的解調(diào)譯碼，每片DSP芯片分別配置1片F(xiàn)LASH芯片存放DSP的啟動(dòng)信息，配置1片SDRAM芯片存放DSP數(shù)據(jù)處理過(guò)程種的中間數(shù)據(jù)。

3.5 FPGA模塊設(shè)計(jì)

FPGA模塊的主要功能是作為調(diào)制解調(diào)卡上各個(gè)器件間以及外設(shè)各個(gè)設(shè)備間的數(shù)據(jù)交換的橋梁，包括數(shù)據(jù)格式的轉(zhuǎn)換、地址譯碼、外圍設(shè)備的控制、設(shè)備間的中斷處理等［8］。

EP2C50F672是Altera公司出品的FPGA芯片，屬于Cyclone－II系列，支持多種接口標(biāo)準(zhǔn)，內(nèi)部頻率可達(dá)260MHz，可用I／O口為475，可以內(nèi)部配置594，432bit的雙口RAM，還內(nèi)嵌86個(gè)硬件乘法器，可以有效提高數(shù)字信號(hào)處理的速度［10］。

圖3 FPGA模塊電路框圖

關(guān)于各個(gè)設(shè)備與計(jì)算機(jī)之間的數(shù)據(jù)交換流程，F(xiàn)PGA芯片作為兩者之間數(shù)據(jù)交換的中轉(zhuǎn)站，通過(guò)分配各個(gè)外設(shè)映射到PCI9054本地總線的不同地址，計(jì)算機(jī)訪問(wèn)各個(gè)外設(shè)的資源，數(shù)據(jù)的收發(fā)通過(guò)中斷方式進(jìn)行，F(xiàn)PGA芯片暫存中間數(shù)據(jù)。FPGA芯片每收完來(lái)自計(jì)算機(jī)本地CPCI總線的數(shù)據(jù)，根據(jù)數(shù)據(jù)包頭的地址區(qū)分各個(gè)外設(shè)，然后向該外設(shè)發(fā)送該數(shù)據(jù)；FPGA芯片每收完來(lái)自各個(gè)外設(shè)的數(shù)據(jù)，通過(guò)寫PCI9054的中斷寄存器（每個(gè)外設(shè)對(duì)應(yīng)寄存器的不同數(shù)值）來(lái)通知計(jì)算機(jī)取走該數(shù)據(jù)。FPGA模塊電路框圖如圖3所示。

3.6 時(shí)鐘模塊設(shè)計(jì)

時(shí)鐘模塊功能是給調(diào)制解調(diào)卡上主要元器件提供所需的時(shí)鐘，板卡所需時(shí)鐘頻率有：1）50MHz，使用該時(shí)鐘的元器件為PCI9054；2）10.368MHz，使用該時(shí)鐘的元器件為TLC320AC02；3）36MHz，使用該時(shí)鐘的元器件為EP2C70F672；4）25MHz，使用該時(shí)鐘的元器件為TMS320C6713和MT48LC8M32。

板卡時(shí)鐘需求主要有2個(gè)特點(diǎn)：1）PCI9054所需本地總線時(shí)鐘50MHz需要頻率較為穩(wěn)定的時(shí)鐘；2）需要頻率種類較多。根據(jù)上述特點(diǎn)，采用一個(gè)50MHz的有源晶振作為PCI9054的本地總線時(shí)鐘；采用一個(gè)可編程時(shí)鐘芯片CY22393產(chǎn)生表2中各器件所需時(shí)鐘頻率，由于板卡上有2片TMS320C6713和2片MT48LC8M32需要25MMHz時(shí)鐘頻率，所以采用一片時(shí)鐘緩沖芯片CY2305作為可編程時(shí)鐘芯片和各器件中的緩沖［11］。

4 電路電源設(shè)計(jì)

由于電路上主要元器件均需要電源進(jìn)行工作，所以電源設(shè)計(jì)是一個(gè)電路板設(shè)計(jì)成功的關(guān)鍵。本板卡電源部分設(shè)計(jì)的思路是：分析板卡主要元器件對(duì)電壓和電流的需求，提出相應(yīng)解決方案，保證其正常工作。

板卡所需電源有：＋3.3V、1.2V、＋5VA、－5VA、5VD共5種，其中后3種分別為5V（模擬電路用）、－5V（模擬電路用）和5V（數(shù)字電路用），通過(guò)相關(guān)電流計(jì)算軟件計(jì)算和查詢?cè)骷褂檬謨?cè)，得出各種電源所需電流；采用CPCI接口的＋5V、＋12V和－12V電源作為輸入，利用不同的電壓轉(zhuǎn)換芯片輸出所需的電壓，同時(shí)最大輸出電流應(yīng)大于所需電流。具體實(shí)現(xiàn)方法見表2。

表2 板卡所需電源解決方案

由表4可知，經(jīng)過(guò)電壓轉(zhuǎn)換芯片對(duì)CPCI接口電源電壓進(jìn)行轉(zhuǎn)換，輸出電壓值符合板卡所需電壓值，輸出最大電流值大于所需電流值，滿足板卡需求。

5 電路電磁兼容性設(shè)計(jì)

5.1 板卡電源去耦設(shè)計(jì)

本調(diào)制解調(diào)板卡主要通過(guò)CPCI總線的＋12V、＋5V和－12V電源進(jìn)行供電，根據(jù)CPCI總線標(biāo)準(zhǔn)規(guī)定，每CPCI總線上每10個(gè)電源管腳必須有一個(gè)0.1μF的瓷片電容，每種電源必須有一個(gè)10u的鉭電容。故在本板卡電路中，CPCI總線的＋5V電源，分配了8個(gè)0.1μF電容和2個(gè)鉭電容；＋12V電源，分配了3個(gè)0.1μF電容和2個(gè)鉭電容；以及－12V電源，分配了3個(gè)0.1μF電容和2個(gè)鉭電容。通過(guò)對(duì)板卡電源去耦設(shè)計(jì)，提高了電源信號(hào)供電穩(wěn)定性。

5.2 模擬電路和數(shù)字電路電磁兼容性設(shè)計(jì)

本板卡分為模擬電路和數(shù)字電路兩大功能模塊，為防止兩個(gè)模塊的信號(hào)互相影響，采取以下措施：

1）對(duì)模擬電路和數(shù)字電路在PCB電路板布局時(shí)進(jìn)行功能分區(qū)，且在模擬電路部分用模擬地信號(hào)對(duì)整個(gè)區(qū)域進(jìn)行敷銅；

2）數(shù)字地和模擬地分別接地，并采用“單點(diǎn)接地”的辦法，僅在一點(diǎn)處將模擬地和數(shù)字地連接起來(lái)，防止數(shù)字回路對(duì)模擬信號(hào)造成干擾。

5.3 板卡結(jié)構(gòu)設(shè)計(jì)

由于本板卡信號(hào)線較多，且各個(gè)信號(hào)對(duì)干擾較為敏感，在板卡結(jié)構(gòu)設(shè)計(jì)時(shí)，采用了八層板設(shè)計(jì)板疊層順序?yàn)椋喉攲樱ㄐ盘?hào)層）－電源層（＋3.3V）－信號(hào)層－信號(hào)層－電源層（模擬地與數(shù)字地）－信號(hào)層－電源層（除＋3.3V外其它電源）－底層（信號(hào)層）。

6 結(jié)語(yǔ)

本文介紹的短波調(diào)制解調(diào)板卡已經(jīng)應(yīng)用到某短波自適應(yīng)通信系統(tǒng)中。試驗(yàn)表明，該板卡穩(wěn)定性好，功能完備，滿足預(yù)先設(shè)計(jì)要求。同時(shí)，該板卡采用符合CPCI總線標(biāo)準(zhǔn)CompactPCI Specificatian V2.1的接口，通用性強(qiáng)，適用于各類采用該標(biāo)準(zhǔn)的短波通信設(shè)備中；基于DSP和FPGA的軟件靈活度高，可以根據(jù)外部設(shè)備的不同調(diào)整板卡參數(shù)，擴(kuò)展性好。

［1］PICMG 2.0R2.1（Compact PCI Specification）［R］.PICMG，1997：9～10

［2］瞿世尊，陳健.PCI9054在PCI總線高速數(shù)據(jù)采集中的應(yīng)用［J］.電子技術(shù)，2004（2）：59～60

［3］趙思陽(yáng)，陳文藝，盧朝陽(yáng).用PCI9054實(shí)現(xiàn)實(shí)時(shí)視頻DSP平臺(tái)［J］.無(wú)線電工程，2004，34（8）：55～56

［4］TLC320Ac02C.TLC320Ac02IData Manual［R］.TEXAS INSTRUMENTS，1997：1～2

［5］TMSC6713Data Sheet（Rev.I）［R］.TEXAS INSTRUMENTS，2004：1～9

［6］Am29F400BData Sheet［R］.Advanced Micro Device，2000：1～2

［7］MT48LC8M32B2Data Sheet［R］.Micron Technology，2003：1～3

［8］馬亮，向農(nóng).基于DSP與PCI總線的電表校驗(yàn)裝置的設(shè)計(jì)［J］.儀器儀表用戶，2004（4）：23

［9］張煒，沈德剛.基于FPGA的PCI總線接口設(shè)計(jì)與實(shí)現(xiàn)［J］.計(jì)算機(jī)與數(shù)字工程，2009，37（5）

［10］CycloneⅡ Device Family Data Sheet［R］.Altera corporation，2006：1～5

［11］CY22393CY22394CY22395Three-PLL Serial-Programmable FLASH-Programmable Clock Generator［R］.Cypress Semiconductor Corporation，2004：1～5