馬佰振，原曉潔，范錦彪

（中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051）

0 引言

存儲(chǔ)測(cè)試是指在對(duì)被測(cè)對(duì)象無影響或影響在允許范圍之內(nèi)的前提下，通過使用微型數(shù)據(jù)采集存儲(chǔ)記錄儀在被測(cè)信號(hào)處，實(shí)時(shí)實(shí)況完成信息的快速采集與記錄，事后通過回收記錄儀，由上位機(jī)處理和再現(xiàn)測(cè)試信息的一種測(cè)試技術(shù)。存儲(chǔ)測(cè)試的主要技術(shù)特點(diǎn)是現(xiàn)場(chǎng)實(shí)時(shí)采集記錄，事后回收記錄儀器，通過處理將被測(cè)信息再現(xiàn)。

1 系統(tǒng)總體工作原理

4通道存儲(chǔ)測(cè)試系統(tǒng)的原理框圖如圖1所示，4個(gè)通道的信號(hào)經(jīng)信號(hào)選擇器選擇后，在CPLD的控制下經(jīng)信號(hào)選擇器輪流輸入A/D轉(zhuǎn)換器，經(jīng)A/D轉(zhuǎn)換后存入鐵電存儲(chǔ)器。系統(tǒng)對(duì)4個(gè)通道的信號(hào)輪流采樣，依次存入存儲(chǔ)器。CPLD控制著整個(gè)系統(tǒng)工作時(shí)序、觸發(fā)通道、觸發(fā)電平、采樣點(diǎn)數(shù)等。采樣結(jié)束后通過讀數(shù)設(shè)備由上位機(jī)軟件將數(shù)據(jù)讀取到計(jì)算機(jī)存儲(chǔ)、顯示和處理。

圖1 系統(tǒng)原理框圖

2 系統(tǒng)硬件設(shè)計(jì)

整個(gè)系統(tǒng)以CPLD芯片XCR3064為中心控制器進(jìn)行設(shè)計(jì)，系統(tǒng)采用LP5996作為電源管理芯片，A/D轉(zhuǎn)換器選用AD7492，存儲(chǔ)器選用FM22L16，通道選擇器選用MAX4634。系統(tǒng)硬件電路原理圖如圖2所示。

2.1 電源管理和信號(hào)選擇器電路設(shè)計(jì)

本測(cè)試系統(tǒng)采用了一款線性低壓差電源管理芯片LP5996,其工作狀態(tài)表如表1所示。

表1 LP5996工作狀態(tài)表

如圖2中所示，電源管理芯片LP5996的電源引腳接電池電壓VCC，使能端EN1和EN2分別控制輸出VOUT1和VOUT2，用來提供數(shù)字電源（VDD）、模擬電源（VEE）。其中EN1由上拉電阻置為“高”，使VDD始終輸出3.3V電壓，EN2的高低由CPLD控制，進(jìn)而控制VEE的輸出。該芯片在電池電壓變化的情況下（3.3～6V之間），也能夠輸出穩(wěn)定的3.3V電壓，提高了測(cè)試系統(tǒng)的穩(wěn)定性。

圖2 硬件原理圖

信號(hào)選擇器選用MAXIM公司的MAX4634芯片， 其引腳定義及真值表如圖3所示。NO1～NO4分別連接要采集的四組信號(hào)，A0、A1分別接鐵電存儲(chǔ)器的地址端A0、A1，在CPLD推地址的同時(shí)完成對(duì)4個(gè)通道的信號(hào)輪流導(dǎo)通和關(guān)斷。4個(gè)通道的信號(hào)經(jīng)MAX4634芯片輪流進(jìn)入A/D轉(zhuǎn)換器進(jìn)行采樣。

圖3 MAX4634的引腳定義及真值表

2.2 A/D轉(zhuǎn)換模塊和存儲(chǔ)模塊電路設(shè)計(jì)

考慮到測(cè)試系統(tǒng)精度要求，同時(shí)也為了降低整個(gè)測(cè)試系統(tǒng)的功耗。本測(cè)試系統(tǒng)選用AD公司生產(chǎn)的12位A/D轉(zhuǎn)換器AD7492。AD7492具有兩種工作模式：高速采樣模式和休眠模式。當(dāng)AD7492工作在高速采樣模式下，轉(zhuǎn)換信號(hào)CONVST在轉(zhuǎn)換完成時(shí)被拉高；當(dāng)AD7492工作在休眠模式時(shí)可以實(shí)現(xiàn)低功耗，輸入信號(hào)是在CONVST轉(zhuǎn)換信號(hào)下降沿時(shí)開始被采樣，經(jīng)過10ns的保持時(shí)間，BUSY信號(hào)在轉(zhuǎn)換開始時(shí)為高電平，當(dāng)BUSY信號(hào)變?yōu)榈碗娖綍r(shí)，數(shù)據(jù)轉(zhuǎn)換結(jié)束。AD7492的工作時(shí)序如圖4所示。

圖4 AD7492的工作時(shí)序圖

為了提高存儲(chǔ)測(cè)試系統(tǒng)在高溫、高壓、高過載等惡劣環(huán)境下的可靠性，防止由于系統(tǒng)掉電引起的數(shù)據(jù)丟失，本測(cè)試系統(tǒng)采用Ramtron公司的基于FRAM技術(shù)的FM22L16芯片。 FM22L16與CPLD和A/D轉(zhuǎn)換器的接口電路如圖2所示，本測(cè)試系統(tǒng)用到AD7492為12位，故將FM22L16的D12～D15接地，D0～D11分別接AD7492的D0～D11。

3 軟件設(shè)計(jì)

4通道存儲(chǔ)測(cè)試系統(tǒng)軟件由上電模塊程序、觸發(fā)模塊程序、負(fù)延遲模塊程序、讀取數(shù)據(jù)模塊程序四部分組成。四通道存儲(chǔ)測(cè)試系統(tǒng)軟件總框圖如圖5所示。

圖5 系統(tǒng)軟件總框圖

觸發(fā)模塊程序?qū)崿F(xiàn)了觸發(fā)通道的設(shè)置、觸發(fā)值設(shè)置等功能，通過編程可以指定四個(gè)通道中的任一通道為觸發(fā)通道，觸發(fā)方式為內(nèi)觸發(fā)，觸發(fā)值為四位二進(jìn)制碼，和AD7492的高四位D11、D10、D9、D8作比較，當(dāng)該值小于AD7492的高四位時(shí)即觸發(fā)，比如將觸發(fā)值設(shè)為1001，則觸發(fā)通道輸入電壓大于（2-1+2-4）×2.5V=1.40625V時(shí)觸發(fā)。

負(fù)延遲模塊程序?qū)崿F(xiàn)了地址的負(fù)延遲計(jì)數(shù)和結(jié)束數(shù)據(jù)采集功能，即觸發(fā)后再采集a個(gè)點(diǎn)結(jié)束數(shù)據(jù)采集，a為負(fù)延遲的設(shè)定值。運(yùn)用負(fù)延遲技術(shù)能夠有效記錄信號(hào)觸發(fā)前和觸發(fā)后的數(shù)據(jù)，本系統(tǒng)的存儲(chǔ)器容量為256K，若負(fù)延遲設(shè)定值為a,那么可以記錄觸發(fā)前的(262144 –a)個(gè)數(shù)據(jù)點(diǎn)，觸發(fā)后的a個(gè)數(shù)據(jù)點(diǎn)。數(shù)據(jù)采集結(jié)束后，CPLD將26管腳（ONB）置為低，關(guān)斷VEE，切斷晶振電源供給，并將ZZ置為低，使FM22L16工作在休眠狀態(tài)。數(shù)據(jù)采集結(jié)束后，系統(tǒng)再次進(jìn)入低功耗狀態(tài)。

讀取數(shù)據(jù)模塊程序負(fù)責(zé)和外部讀數(shù)設(shè)備通信，完成將數(shù)據(jù)傳送到上位機(jī)。讀取數(shù)據(jù)是從結(jié)束數(shù)據(jù)采集時(shí)的地址處讀取存儲(chǔ)器數(shù)據(jù)到上位機(jī)。

4 實(shí)驗(yàn)結(jié)果

首先將觸發(fā)通道設(shè)為1通道觸發(fā)，觸發(fā)值設(shè)為1001，將負(fù)延遲設(shè)為128K。2通道和3通道分別輸入2V和1V的直流電壓，4通道接地，1通道用信號(hào)發(fā)生器先輸入偏移電壓為1.25V，峰峰值為10mV的正弦波。給系統(tǒng)上電，系統(tǒng)將對(duì)4個(gè)通道的信號(hào)循環(huán)采樣，將正弦波峰峰值調(diào)為400mV，此時(shí)系統(tǒng)觸發(fā)，系統(tǒng)繼續(xù)采樣128K的數(shù)據(jù)點(diǎn)后結(jié)束采樣。將存儲(chǔ)器中的數(shù)據(jù)讀取到上位機(jī)上顯示如圖6所示。

圖6 上位機(jī)顯示圖

5 結(jié) 語

本文設(shè)計(jì)了一種基于CPLD的4通道存儲(chǔ)測(cè)試系統(tǒng)，該測(cè)試系統(tǒng)是由硬件電路控制，并實(shí)時(shí)將4個(gè)通道的信號(hào)經(jīng)AD轉(zhuǎn)換后存儲(chǔ)起來，進(jìn)而讀取到上位機(jī)中顯示和處理。實(shí)際的應(yīng)用表明，該系統(tǒng)能夠準(zhǔn)確地采集并存儲(chǔ)4個(gè)通道的信號(hào)。

[1]張文棟.存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)理論及其應(yīng)用[M].北京:高等教育出版社,2002:1-7.

[2]尚鳳晗.基于可編程器件的存儲(chǔ)測(cè)試系統(tǒng)設(shè)計(jì)[D].太原:中北大學(xué),2009:45-47.

[3]劉海濤,裴東興,范錦彪,王燕.高采樣頻率彈載加速度測(cè)試系統(tǒng)的設(shè)計(jì)[J].電子測(cè)試,2010(12):79-82.

[4]劉立軍.多層復(fù)合介質(zhì)侵徹測(cè)試技術(shù)研究[D].太原:中北大學(xué),2010:24-26.

[5]朱仕永,祖靜,范錦彪.基于CPLD的彈載加速度存儲(chǔ)測(cè)試儀[J].探測(cè)與控制學(xué)報(bào),2009(3):43-46.

[6]肖勝武,靳鴻,祖靜.基于CPLD的存儲(chǔ)測(cè)試系統(tǒng)的研究[J].電子測(cè)量與儀器學(xué)報(bào),2008(Z2):626-629.

[7]祖靜,申湘南,張文棟.存儲(chǔ)測(cè)試技術(shù)[J].測(cè)試技術(shù)學(xué)報(bào),1994(2):25-27.

[8]鞏林萍,張凱,祖靜,靳鴻.基于CPLD的可變頻采樣存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)[J].計(jì)量與測(cè)試技術(shù),2009(11):38-40.