魏海潮，李麗芳，裴峰，馬英卓，胡鵬，張謙

(中北大學(xué)信息與通信工程學(xué)院，山西太原，030051)

0 引言

在工業(yè)控制和智能測量系統(tǒng)中，一般信號的變化幅度大，若采用單一的放大增益，那么小信號經(jīng)放大器放大后，幅值仍然很小，經(jīng)A/D變換后，會影響數(shù)據(jù)的精度，而大信號放大后又有可能超出A/D轉(zhuǎn)換的量程，因此設(shè)計開發(fā)增益自動可調(diào)的程控增益放大器，使允許輸入的模擬量在很大的范圍內(nèi)動態(tài)可調(diào)，方便與微機(jī)接口，已成為現(xiàn)代測控設(shè)備的必然要求，隨著可變增益放大技術(shù)的不斷發(fā)展，它在自動測控、智能測控、智能儀器儀表等重要領(lǐng)域的應(yīng)用也越來越廣泛[1-2]。

1 系統(tǒng)框圖與結(jié)構(gòu)原理

本設(shè)計系統(tǒng)完成的功能是完成對小信號的自適應(yīng)算法的放大和模擬數(shù)據(jù)量化處理[2]與FPGA數(shù)據(jù)的處理?；贔PGA的自適應(yīng)放大電路的設(shè)計系統(tǒng)的內(nèi)容包括信號的濾波、小信號的放大、信號的采集及數(shù)據(jù)的處理。輸入的小信號經(jīng)過濾波電路后送入程控放大器，程控放大器根據(jù)FPGA的信號來控制信號的放大倍數(shù)，放大器輸出的信號一路送入A/D轉(zhuǎn)換器中，一路送進(jìn)電壓比較器，電壓比較器有一個基準(zhǔn)電壓，放大器輸出的電壓與基準(zhǔn)電壓比較后得到一個信號送到FPGA中，F(xiàn)PGA經(jīng)計算A/D轉(zhuǎn)換后的信號與電壓比較器的信號，就可以得出控制程控放大器的放大倍數(shù)，根據(jù)以上要求分析，確定系統(tǒng)方案的系統(tǒng)硬件結(jié)構(gòu)框圖如圖1所示。

圖1 系統(tǒng)框圖

2 硬件電路設(shè)計

微弱信號采集系統(tǒng)硬件電路由信號調(diào)理電路和數(shù)據(jù)采集處理模塊兩部分組成，信號調(diào)理電路主要是消除共模干擾，對微弱小信號進(jìn)行放大、濾波、電壓抬升、信號傳輸；主要由前置放大器、反饋型抗混疊低通濾波器、程控放大器、電壓比較電路和A/D轉(zhuǎn)換電路構(gòu)成[3-4]。數(shù)據(jù)采集處理模塊主要有FPGA芯片Cyonlc EP2C20、數(shù)據(jù)存儲和傳輸模塊構(gòu)成，完成對模擬輸入信號的采樣、過采樣處理、信號振幅的計算、數(shù)字濾波和數(shù)據(jù)的傳輸。

2.1 程控放大電路設(shè)計

FPGA是新型的可編程邏輯器件，內(nèi)部含有大量的門陣列，響應(yīng)時間短，可以精確地控制時鐘的輸出。FPGA的處理速度很快，完全適合采集速度比較高的場合[3]。更重要的是FPGA采用系統(tǒng)可編程技術(shù)，即使整個數(shù)據(jù)采集系統(tǒng)已經(jīng)投入生產(chǎn)，也可以根據(jù)實際情況改變系統(tǒng)的配置和功能，下載到FPGA芯片中即可完成功能的修改。

2.2 抗混疊濾波電路設(shè)計

有源濾波器不僅體積小，而且輸出阻抗和截止頻率fc無關(guān)，能夠前、后級之間相互獨立的設(shè)計?？够殳B低通濾波器具有通頻帶比較平坦，且下降快等優(yōu)點。在該系統(tǒng)的濾波器設(shè)計中，采用反饋型低通濾波器。根據(jù)“奈奎斯特采樣定律”， 在對模擬信號進(jìn)行離散化時，采樣頻率f2至少應(yīng)2倍于被分析的信號的最高頻率f1,即:f2≥2 f1；否則可能出現(xiàn)因采樣頻率不夠高，模擬信號中的高頻信號折疊到低頻段，出現(xiàn)虛假頻率成分的現(xiàn)象[5]。我們設(shè)計低通濾波器的采樣頻率為25kHz。

2.3 程控放大電路的組成

LTC6910-1是一種電壓增益數(shù)字可編程的小外形寬帶反相DC放大器。FPGA通過在G（G2、G1和G0）腳上的3位數(shù)字輸入來控制8種電壓增益選擇（0、1、2、5、10、20、50 和 100）。

自適應(yīng)放大原理如圖2所示：在LTC6910放大輸出信號，其中一路信號接A/D轉(zhuǎn)換芯片的輸入端，另外一路接一個電壓比較器，電壓比較器的基準(zhǔn)電壓為2.5V，與LTC6910放大輸出信號相比較，如果電壓比較器的輸出為1，則FPGA輸出信號控制自動增益放大器的放大倍數(shù)減小，反之，則控制自動增益放大器的放大倍數(shù)增大。

圖2 程控放大電路

2.4 TLC549A/D采樣電路的設(shè)計

本系統(tǒng)以8位A/D轉(zhuǎn)換芯片TLC549為核心部件，它適合完成單通道8位轉(zhuǎn)換，即比較適合在速度要求不是很高的時候，組成的一種數(shù)據(jù)采集系統(tǒng)。TLC549芯片可以方便地與具有外圍串行接口控制器連接使用。按照TLC549嚴(yán)格的時序，它在完成A/D轉(zhuǎn)換后，其串行輸出的A0--A7二進(jìn)制數(shù)據(jù)可由時序控制，并串行輸出到串入并出的移位寄存器。將該寄存器的8位數(shù)據(jù)與微處理器的數(shù)據(jù)總線相連，即可完成數(shù)據(jù)傳遞。由此設(shè)計的基于TLC549的數(shù)據(jù)采集電路如圖3所示。

圖3 A/D采樣電路

將圖3中的5、6、7管腳與FPGA相連接，就能實現(xiàn)基于數(shù)據(jù)的通信和控制。對于該電路，可從端口ADIN輸入外部模擬信號，而端口1Ref+與基準(zhǔn)穩(wěn)壓電源相連。這樣，TLC549轉(zhuǎn)換得到的數(shù)據(jù)就可以由FPGA直接通過讀結(jié)果程序[7-8]讀出，而不需要其他硬件支持，因而可以節(jié)約硬件資源，同時也可以簡化電路的拓展。

3 系統(tǒng)實驗測試結(jié)果

在程控放大器的設(shè)計中，是FPGA根據(jù)采集到的A/D的數(shù)據(jù)實現(xiàn)對程控放大器的控制的，其中FPGA對A/D的驅(qū)動時序如圖4所示。

圖4 A/D采樣驅(qū)動程序仿真

在數(shù)據(jù)采集實驗中，我們采集的信號是示波器輸出的0～2V的頻率為100kHz的正弦信號為例，通過FPGA對A/D進(jìn)行500點的采樣，其中FPGA的采樣頻率為1MHz，將FPGA得到的數(shù)字信號通過MATLAB的相關(guān)處理就可以得到采樣圖像如圖5的左半部分，然后再對采樣后的圖像進(jìn)行傅里葉變換就可以得到其相應(yīng)的頻譜圖如圖5的右半部分，我們通過圖可以看到所設(shè)計的系統(tǒng)在100kHz時能實時的不失真的采集到輸入的數(shù)據(jù)，實現(xiàn)信號的自適應(yīng)數(shù)據(jù)的采集。其A/D數(shù)據(jù)采樣及頻譜分析如圖5。

圖5 A/D數(shù)據(jù)采樣及頻譜分析

4 結(jié) 語

(1)所設(shè)計的系統(tǒng)能根據(jù)被測信號的振幅自動調(diào)節(jié)放大器的增益，從而自適應(yīng)地完成對不同幅值振動信號的測量和處理，降低了數(shù)據(jù)采集過程中程控放大器增益的頻率，節(jié)約了CPU開銷。

(2)本系統(tǒng)的創(chuàng)新點是利用了MATLAB與FPGA共同對采集到的數(shù)據(jù)進(jìn)行分析，既方便又簡單。

[1]馬建明.數(shù)據(jù)采集與處理技術(shù)[M].西安:西安交通大學(xué)出版社,2005:2-4.

[2]王云飛，王家禮，呂永生.自適應(yīng)前饋微波超線性功率放大器算法研究[J].西安電子科技大學(xué)學(xué)報:自然科學(xué)版,2004,31(6):949-951.

[3]諸振勇,翁木云.FPGA設(shè)計及應(yīng)用[M]. 西安:西安電了科技大學(xué)出版社,2002:124-157.

[4]田磊,汪小志,劉志剛.自適應(yīng)濾波算法及應(yīng)用研究[J].電子測試,2008(1).

[5]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計教程[M]. 北京:北京航空航天大學(xué)出版社,2007:65-136.

[6]史增芳,韓艷贊.自適應(yīng)相干模板法在51系列單片機(jī)中的實現(xiàn)[J].電子質(zhì)量,2009(10):72-73.

[7]楊海燕,黃輝,張雄偉.一種改進(jìn)的自適應(yīng)回波抵消器的設(shè)計與實現(xiàn)[J].電子質(zhì)量,2006(12):17-19.

[8]肖鵬韜.基于遺傳算法的RLS自適應(yīng)算法研究[J].電子測試,2010(5):16-18.