國(guó)產(chǎn)高性能通用數(shù)字信號(hào)處理器的DEMO板設(shè)計(jì)

穆文爭(zhēng) 史鴻聲 劉 麗

(中國(guó)電子科技集團(tuán)公司第三十八研究所 合肥 230088)

1 引言

為了打破我國(guó)對(duì)高端信號(hào)處理器進(jìn)口的依賴，以及滿足新一代信號(hào)處理機(jī)對(duì)高速、實(shí)時(shí)、并行計(jì)算的要求，我們研制了高性能通用信號(hào)處理芯片BWDSP100。BWDSP100是一款32位浮點(diǎn) DSP，同時(shí)兼容16位和32位定點(diǎn)數(shù)據(jù)格式，采用VLIW架構(gòu)，具有強(qiáng)大的并行處理能力，可廣泛運(yùn)用于雷達(dá)、電子對(duì)抗、精確制導(dǎo)武器、通信保障等領(lǐng)域。

BWDSP100是靜態(tài)超標(biāo)量處理器，它采用16發(fā)射、SIMD架構(gòu)，指令總線寬度512bit，內(nèi)部數(shù)據(jù)總線采用非對(duì)稱全雙工總線，讀總線512bit、寫(xiě)總線256bit，共有11級(jí)流水。處理器的工作主頻為500 MHz，內(nèi)部包含4個(gè)基本運(yùn)算單元，每個(gè)運(yùn)算單元由8個(gè)算術(shù)邏輯單元、4個(gè)乘法器、2個(gè)移位器、1個(gè)特定運(yùn)算單元以及1個(gè)通用寄存組組成。運(yùn)算部件支持16位/32位定點(diǎn)、32位浮點(diǎn)，16位/32位定點(diǎn)復(fù)數(shù)、32位浮點(diǎn)復(fù)數(shù)等數(shù)據(jù)格式，是一款性能優(yōu)越的國(guó)產(chǎn)高端DSP處理器。

為了讓用戶盡快熟悉這款處理器并早日投入使用，設(shè)計(jì)了一塊DEMO板，通過(guò)該板，用戶能夠快速對(duì)BWDSP100形成感性認(rèn)識(shí)，并對(duì)其功能、性能做出粗略評(píng)價(jià)。本文介紹了DEMO板的設(shè)計(jì)過(guò)程、使用方法，給出調(diào)試結(jié)果，并指出需要改進(jìn)的地方。

2 設(shè)計(jì)需求

根據(jù)任務(wù)書(shū)的要求，所設(shè)計(jì)DEMO板為一塊能夠單獨(dú)工作的板卡，類似于評(píng)估板，基于板卡的這一性質(zhì)，得出如下設(shè)計(jì)需求:

a.電源:由于板卡單獨(dú)工作，不放入機(jī)箱，所以沒(méi)有專門(mén)的電源插件來(lái)給板卡供電，這就要求板卡要自帶電源適配器，在用戶沒(méi)有電源的情況下，能夠方便地從市電取電。市電經(jīng)過(guò)電源適配器完成AC/DC，然后送至板卡進(jìn)行DC/DC，從而得到所需要的電源。

b.時(shí)鐘:高性能芯片BWDSP100的內(nèi)核時(shí)鐘最高頻率為500MHz，其大小可以通過(guò)管腳CLKINRAT[2..0]來(lái)設(shè)置。由于設(shè)置管腳只有3位，所以對(duì)外部時(shí)鐘的倍頻就只有8種，為了能夠得到范圍較大的核時(shí)鐘，希望輸入給芯片的外部時(shí)鐘頻率也可變;

c.板卡結(jié)構(gòu):采用經(jīng)典FPGA+DSP結(jié)構(gòu)。雖然BWDSP100的處理能力強(qiáng)大，但控制不夠靈活，現(xiàn)在信號(hào)處理板一般為FPGA和DSP配合使用，F(xiàn)PGA發(fā)揮控制靈活、并行度高的優(yōu)勢(shì)，而DSP則進(jìn)行高性能計(jì)算。采用FPGA的另外兩個(gè)好處，一是FPGA的集成開(kāi)發(fā)軟件帶有SignalTap工具，相當(dāng)于一個(gè)邏輯分析儀，能夠?qū)WDSP100的管腳信號(hào)進(jìn)行探測(cè)，這給調(diào)試帶來(lái)了便利;其次就是通過(guò)FPGA不僅可以模擬DSP的測(cè)試環(huán)境，還能為DSP提供測(cè)試激勵(lì)等;

d.外部接口:DEMO板要留有通用的外部接口，以便于和主機(jī)等設(shè)備進(jìn)行通信，這類接口有網(wǎng)口、串口等。為了將DSP的處理結(jié)果送往示波器顯示，板卡上留有SMA連接器也是必要的;

e.存儲(chǔ)器:BWDSP100和FPGA的片內(nèi)存儲(chǔ)器容量都不大，為了滿足大數(shù)據(jù)量緩存的需要，板卡要外擴(kuò)存儲(chǔ)器。由于FPGA和DSP的在線調(diào)試程序掉電后就丟失，為了將程序固化永久保存，也需要配備專門(mén)的程序存儲(chǔ)芯片。

3 設(shè)計(jì)思路

經(jīng)過(guò)以上的設(shè)計(jì)需求分析，得到DEMO板的設(shè)計(jì)方案，如圖1所示。

DEMO板由1片F(xiàn)PGA+2片DSP構(gòu)成，DSP即為BWDSP100，F(xiàn)PGA選用Altera公司的低端芯片EP2C35，選用低端芯片有兩方面的原因:一是該板卡要突出的是DSP，F(xiàn)PGA在這里只是起到輔助作用，沒(méi)有必要配置高端芯片;二是要降低板卡的開(kāi)發(fā)成本。

4 設(shè)計(jì)準(zhǔn)則

DEMO在設(shè)計(jì)過(guò)程中，貫徹了“通用化、標(biāo)準(zhǔn)化、系列化”的思想，盡量借鑒成熟的或已經(jīng)經(jīng)過(guò)驗(yàn)證的電路，以此減少設(shè)計(jì)失敗的風(fēng)險(xiǎn)。在器材選用上盡量選用單位的優(yōu)選器件，因?yàn)槠骷?yōu)選既是生產(chǎn)的保障，同時(shí)又能夠提高設(shè)計(jì)質(zhì)量。為了降低器材采購(gòu)的難度及板卡裝配的難度，設(shè)計(jì)時(shí)盡量減少所用器材的種類，并且器件的封裝盡量做到一致。比如電阻的封裝，板卡所有電阻的封裝均采用0603，這樣當(dāng)發(fā)現(xiàn)某一個(gè)電阻的阻值不合適時(shí)，很容易找到別的阻值的替換電阻，例如調(diào)節(jié)電源模塊的輸出電壓，當(dāng)發(fā)現(xiàn)輸出值不合適時(shí)，通過(guò)改變配置電阻，就能夠迅速得到另外一種輸出壓值。器材選用的另一準(zhǔn)則，就是在滿足板卡性能的前提下，優(yōu)先選用數(shù)字化和集成度高的器件，盡量少用模擬和分立器件，這對(duì)提高板卡的可靠性有益。

上述設(shè)計(jì)準(zhǔn)則并不排斥新器材的試用與驗(yàn)證，在充分閱讀器件手冊(cè)的基礎(chǔ)上，要嘗試使用新器件。比如本板，由于要求單板就能夠工作，但已有的電源模塊均不能滿足此要求，所以就嘗試選用新的電源模塊。

5 關(guān)鍵模塊的選型

依據(jù)設(shè)計(jì)需求的分析結(jié)果，在設(shè)計(jì)準(zhǔn)則的約束下，對(duì)關(guān)鍵模塊進(jìn)行了選型，如下:

a.電源:在充分估算板卡功耗的基礎(chǔ)上，選用凌特公司的電源芯片:LTM4601和LTM4616。這兩款芯片都是LGA封裝，有著較小的外形尺寸(15mm*15mm)，適合集成在本高密度板卡上，其中LTM4601作為初級(jí)DC/DC，LTM4616作為次級(jí)DC/DC。由于從電源適配器送來(lái)的是+12V直流電，LTM4601的輸入范圍為4.5V～20V，可見(jiàn)它是滿足輸入要求的。LTM4601將+12V電源轉(zhuǎn)為+5V后，送給LTM4616完成次級(jí)DC/DC。LTM4616為雙路輸出芯片，每路可達(dá)8A，這對(duì)電壓品種較多的本板來(lái)說(shuō)是合適的，因?yàn)榧葴p少了器件數(shù)量，又節(jié)省了板卡的面積。

b.FPGA:由于FPGA不是本板卡的重點(diǎn)，所以選用了Altera公司的低端芯片EP2C35。該款FPGA的資源為:33216個(gè)LE，475個(gè)用戶IO，內(nèi)存容量483.84K bits，4個(gè)PLL。FPGA的主要任務(wù)是用來(lái)做接口、控制和簡(jiǎn)單的數(shù)據(jù)處理。因?yàn)镈EMO板是單板工作，主要用來(lái)做演示，所以這樣的資源配置是足夠的。

c.時(shí)鐘:DEMO板的主要任務(wù)是讓用戶體驗(yàn)，所以希望DSP的主頻可以在較大的范圍內(nèi)變化，這就要求有可變的外部時(shí)鐘，解決這一問(wèn)題的辦法是——使用時(shí)鐘管理芯片ispClock5620A。ispClock5620A是一種片上可編程、高扇出的增強(qiáng)型零延時(shí)時(shí)鐘發(fā)生器，它可以提供20個(gè)單端或10對(duì)差分輸出，將板載60M晶振作為時(shí)鐘源，通過(guò)ispClock5620A分頻或倍頻出所需要的時(shí)鐘頻率，從而改變DSP的主頻。isp-Clock5620A的分頻倍頻系數(shù)可以通過(guò)配套軟件PACDesigner進(jìn)行設(shè)置，將結(jié)果固化即可。

d.存儲(chǔ)器:為了數(shù)據(jù)緩存和程序存儲(chǔ)的需要，DEMO板為DSP和FPGA均外掛了存儲(chǔ)器。DSP的程序存儲(chǔ)器為一片128M的Flash，除了可以進(jìn)行存儲(chǔ)程序外，剩余空間還可以作為EPROM使用;數(shù)據(jù)存儲(chǔ)器則為4片DDR2，由于每片DDR2的數(shù)據(jù)總線寬度只有16位，可以通過(guò)4片DDR2完成64位總線的拼接。FPGA是用一片EPCS16作為程序存儲(chǔ)器，數(shù)據(jù)緩存用一片SRAM實(shí)現(xiàn)。

5.1 布局布線

DEMO板是一塊交由用戶使用的板卡，這就要求在進(jìn)行布局時(shí)多站在用戶的角度考慮，除了要做到布局合理外，還要考慮用戶操作是否方便等。在布局過(guò)程中，先放置核心器件，如DSP、FPGA等，然后考慮外圍電路，最后考慮接插件。對(duì)于電源模塊，底部要接大面積的地層，且均勻打上散熱孔，這樣做是為了保證好的散熱效果。晶振為熱敏感器件，它需要遠(yuǎn)離電源、處理器之類的發(fā)熱源。對(duì)于存儲(chǔ)器，要盡量靠近使用它的器件，這樣可以方便走線。為了便于用戶插拔編程電纜和仿真器，接插件最好放置在板卡的周邊，且相互之間要留有足夠的間距。發(fā)光二極管也要靠近邊沿，但注意不要被高的器件遮擋。

布線方面，主要考慮LVDS差分線對(duì)等長(zhǎng)的約束，為了減小信號(hào)的反射，需要端接匹配電阻。數(shù)據(jù)總線和地址總線對(duì)等長(zhǎng)也有要求，另外時(shí)鐘信號(hào)要走屏蔽線。

5.2 其它考慮

除了上述因素外，板卡的可測(cè)試性、安全性、電磁兼容及質(zhì)量控制也很重要。可測(cè)試性方面，由于采用了Altera公司的FPGA芯片，可以利用Quartus自帶的SignalTap工具，測(cè)試FPGA內(nèi)部各寄存器的值;DSP內(nèi)部各寄存器的值可以通過(guò)硬件仿真器測(cè)得;板卡設(shè)計(jì)了JTAG鏈路，支持在線測(cè)試功能，能夠用來(lái)判斷板卡的虛焊、短路情況，除此之外，在用戶開(kāi)發(fā)的軟件中也可以加入BITE設(shè)計(jì)。安全性方面，主要考慮防誤插設(shè)計(jì)，現(xiàn)在只做好了絲印標(biāo)識(shí)，結(jié)構(gòu)上防誤插尚需考慮。由于DEMO板為低電壓小功率電路板卡，因此不存在高壓、漏電等不安全因素。電磁兼容方面，主要是在電源模塊和集成電路周圍均勻布滿去耦電容。質(zhì)量控制上，除了設(shè)計(jì)階段質(zhì)量控制外，對(duì)采購(gòu)、裝配、存儲(chǔ)等環(huán)節(jié)的控制也很重要。圖2為所設(shè)計(jì)板卡實(shí)物圖。

圖2 DEMO板實(shí)物圖

6 調(diào)試結(jié)果

調(diào)試時(shí)，拿到一塊新板卡，先用萬(wàn)用表測(cè)量板卡電源對(duì)地電阻，在確認(rèn)不短路的情況下再通電。在通電過(guò)程中，觀察電源指示燈是否點(diǎn)亮，如果點(diǎn)亮，表明電源模塊的輸出電壓正常，用萬(wàn)用表測(cè)量確認(rèn)后，再將跳線器與后續(xù)電路連通。由于跳線器有時(shí)接觸不好，這會(huì)帶來(lái)過(guò)多的壓降，對(duì)于這種情況，可以在板卡背面直接用光銅線將跳線位置短接，從而減小電阻，降低壓降損失。調(diào)試DSP可以通過(guò)仿真器Emulator進(jìn)行，也可以在軟模擬環(huán)境Simulator下進(jìn)行。在集成開(kāi)發(fā)環(huán)境ECS下完成代碼的編寫(xiě)、編譯與連接，通過(guò)仿真器將其下載到DSP芯片，完成代碼的調(diào)試工作，如果沒(méi)有板卡，可以在軟模擬環(huán)境Simulator下建立一個(gè)平臺(tái)，在該平臺(tái)上也能完成程序的開(kāi)發(fā)。圖3為ECS的程序開(kāi)發(fā)界面。

由于DSP和FPGA有并口和鏈路口等數(shù)據(jù)通路，所以可以非常方便地進(jìn)行通信，F(xiàn)PGA既可以從DSP中讀寫(xiě)數(shù)據(jù)，也可以模擬外部事件。除此之外，F(xiàn)PGA還可以做接口邏輯，將外部數(shù)據(jù)導(dǎo)給DSP，待DSP處理完成后，再將結(jié)果送出去。FPGA的集成開(kāi)發(fā)環(huán)境帶有SignalTap，通過(guò)它可以很方便地觀察DSP并口或鏈路口上的數(shù)據(jù)和時(shí)序情況。另外，F(xiàn)PGA的部分IO接了發(fā)光二極管，通過(guò)發(fā)光二極管可以指示DSP內(nèi)部的一些信息，比如數(shù)據(jù)傳輸是否正確、1K次中斷是否響應(yīng)完成等。

圖3 BWDSP100集成開(kāi)發(fā)環(huán)境ECS

7 需要改進(jìn)之處

在調(diào)試過(guò)程中，發(fā)現(xiàn)操作者有時(shí)誤將板卡電源當(dāng)作仿真器電源的情況，這樣就會(huì)把仿真器燒掉，因?yàn)榉抡嫫麟娫词?5V供電，而板卡電源是+12V的，因此在今后的改進(jìn)設(shè)計(jì)中，需要考慮這兩種電源的防插錯(cuò)設(shè)計(jì)，比如可以采用不同孔徑的連接器。由于DSP和FPGA都是采用2*5芯的JTAG插座，也容易造成誤插，對(duì)于這種情況，可以考慮一種插座帶圍墻，另一種不帶。另外，現(xiàn)在板卡上LED燈的顏色均為綠色，可以考慮將一部分換成紅色，用于指示故障信息，這樣可以更加醒目。

8 結(jié)束語(yǔ)

本文設(shè)計(jì)了一塊BWDSP100數(shù)字信號(hào)處理器的DEMO板，通過(guò)該板用戶可以對(duì)BWDSP100進(jìn)行體驗(yàn)。板卡在設(shè)計(jì)過(guò)程中，始終站在用戶的角度考慮問(wèn)題，把用戶使用是否方便作為重要的設(shè)計(jì)任務(wù)，同時(shí)采用經(jīng)典FPGA+DSP結(jié)構(gòu)，盡量靠近工程實(shí)際，起到讓用戶借鑒的作用。由于BWDSP100為國(guó)產(chǎn)高性能DSP，所以對(duì)其推廣也是一項(xiàng)重要任務(wù)，希望DEMO板在推廣過(guò)程中能夠起到應(yīng)有作用。

[1]BWDSP100硬件用戶手冊(cè)[M].中國(guó)電子科技集團(tuán)公司第三十八研究所，2011.

[2]BWDSP100軟件用戶手冊(cè)[M].中國(guó)電子科技集團(tuán)公司第三十八研究所，2011.

[3]胡丹，錢(qián)波，高性能通用信號(hào)處理器[J].火控雷達(dá)技術(shù)，2010，39(3):41 －44.