呂志強,陳 嵐
(中國科學院微電子研究所,北京 100029)
壓控振蕩器是集成電路系統(tǒng)中非常重要的基本電路之一,其電路的實現(xiàn)方式主要有兩種,環(huán)形壓控振蕩器(ring VCO)和電感電容壓控振蕩器(LC VCO)。電感電容壓控振蕩器具有較低的相位噪聲,因此被廣泛應用于微處理器中的時鐘同步(clock synchronization)電路;無線通信收發(fā)器中的頻率綜合器(frequency synthesizer);光纖通信中的時鐘恢復電路(CRC,clock recovery circuit)以及多相位采樣(multi- phase sampling)電路中[1-4]。隨著電路應用的不斷擴展,對電感電容壓控振蕩器的振蕩頻率要求也越來越高。典型的電感電容壓控振蕩器不僅受到芯片制造工藝的限制,而且也受到了其本身電路結(jié)構的限制,無法得到更高的振蕩頻率。
提出的一種帶有諧振電路隔離技術的電感電容壓控振蕩器,可以明顯地提高電感電容壓控振蕩器的振蕩頻率。下面將通過電路設計部分介紹提出的電感電容壓控振蕩器的工作原理,然后在結(jié)果分析部分驗證提出的電感電容壓控振蕩器,并與典型的電感電容壓控振蕩器進行比較,最后給出最終結(jié)論。
電感電容壓控振蕩器的振蕩頻率可以表示為:
其中L為電感電容壓控振蕩器中諧振電路的電感值;Cp為電感電容壓控振蕩器中諧振電路等效并聯(lián)電容。也就是說,電感電容壓控振蕩器的振蕩頻率大小只取決于諧振電路中的等效電感和等效電容。如果需要電感電容壓控振蕩器獲得最大的工作頻率,諧振電路中的等效電感和等效電容的乘積必須最小。然而,在一個固定工藝中,片上電感的電感值和品質(zhì)因數(shù)有限,如果只一味地依賴縮小片上電感的電感值,電感電容壓控振蕩器往往不能獲得較高的工作頻率,甚至不能正常工作。因此,為了進一步提高電感電容壓控振蕩器的工作頻率,可以減小另一個影響電感電容壓控振蕩器工作頻率的因素——電感電容壓控振蕩器諧振電路的等效并聯(lián)電容。一個典型的電感電容壓控振蕩器結(jié)構如圖1 所示。
為了直觀分析該電感電容壓控振蕩器,典型電感電容壓控振蕩器的輸出緩沖電路沒有被表示出來。因此從圖1 來看,典型電感電容壓控振蕩器可以簡單地分為3個子電路:諧振電路、負阻電路和電流源電路。諧振電路包括差分電感L0、可變電容C1 和C2、電容C3 和C4、電阻R1 和R2;負阻電路包括三極管Q1 和Q2、電容C5、C6 和C9,電阻R3 和R4;為了方便分析,電流源電路只包括三極管Q0。
對于典型的電感電容壓控振蕩器(圖1)來說,公式(1)中L為差分電感L0的電感值;Cp為與差分電感并聯(lián)的等效電容。等效電容Cp不僅包括電感電容壓控振蕩器諧振電路的電容C1-C4,而且包括負阻電路中的電容C5、C6 以及三極管Q1 和Q2的集電極電容。如果將這個典型的電感電容壓控振蕩器的輸出連接到輸出緩沖電路(圖1 沒有表示輸出緩沖電路),則輸出緩沖電路的輸入等效電容也要被計算到等效電容Cp中。無疑進一步增加了典型的電感電容壓控振蕩器諧振電路的等效電容Cp,從而根據(jù)公式(1),典型的電感電容壓控振蕩器的工作頻率將被降低。
圖1 典型電感電容壓控振蕩器
圖2為提出的電感電容壓控振蕩器的完整電路圖結(jié)構。
圖2 提出的完整電感電容壓控振蕩器
提出的電感電容壓控振蕩器仍然分成3個子電路:諧振電路、負阻電路和電流源電路,同時輸出緩沖電路也在圖2 中表示出來。從圖2 可以看到,提出的電感電容壓控振蕩器的諧振電路與典型的電感電容壓控振蕩器的諧振電路結(jié)構是一樣的,但是提出的電感電容壓控振蕩器的諧振電路的輸出并沒有被接到三極管Q1 和Q2的集電極,而是直接被接到新增加的兩個三極管Q3 和Q4的基極上。而三極管Q3 和Q4的發(fā)射極被連接到三極管Q1 和Q2的集電極上,這相當于諧振電路通過三極管Q3 和Q4,不僅與負阻電路產(chǎn)生了隔離,而且與輸出緩沖電路也產(chǎn)生了隔離。
對于提出的電感電容壓控振蕩器(圖2)來說,公式(1)中L 仍然為差分電感L0的電感值;Cp也仍然為與差分電感并聯(lián)的等效電容。但是由于提出的電感電容壓控振蕩器通過三極管Q3 和Q4 與其它子電路產(chǎn)生了隔離,提出的電感電容壓控振蕩器的諧振電路等效電容Cp除了與諧振電路本身的可變電容(C1 和C2)、電容(C3、C4)有關外,只與三極管Q3 和Q4的基極電容有關,基本上與負阻電路和輸出緩沖電路上的電容無關。因此,相對于典型的電感電容壓控振蕩器,提出的電感電容壓控振蕩器具有較小的諧振電路等效電容Cp,從而可以產(chǎn)生較大的振蕩頻率。
相位噪聲是壓控振蕩器非常重要的性能參數(shù)。為了降低提出的電感電容壓控振蕩器的相位噪聲,以下幾個措施被采用。
首先,可變電容C1 和C2 采用反向二極管。為了達到二極管的反向工作,一般情況下,電感電容壓控振蕩器的控制電壓大于0,即ATUNE >0。二極管形式的可變電容調(diào)諧范圍小,但當采用多指結(jié)構時,其品質(zhì)因子可以達到很高,而且電感電容壓控振蕩器的控制電壓(ATUNE)對可變電容的控制具有很高的線性度,電容量隨控制電壓的變化也比較平緩,電感電容壓控振蕩器將具有較高線性度調(diào)諧范圍。對于具有較高線性度的調(diào)諧范圍的電感電容壓控振蕩器應該具有較好的相位噪聲性能[5],因此提出的電感電容壓控振蕩器采用反向二極管作為可變電容來提高該電感電容壓控振蕩器的相位噪聲。
其次,提出的電感電容壓控振蕩器采用三極管(Q0)作為該電感電容壓控振蕩器的電流源電路。電流源電路對于電感電容壓控振蕩器的相位噪聲,主要貢獻低頻噪聲和偶次諧波噪聲[6]。低頻噪聲的來源主要是器件的閃爍噪聲。三極管相對于MOS 管來說,由于不是表面器件,不存在過多的載流子浮獲/釋放問題,因此三極管具有較好的閃爍噪聲性能。從而提出的電感電容壓控振蕩器具有較高的相位噪聲性能。
最后為了防止負阻電路的三極管(Q1 和Q2)基極等效噪聲影響電感電容壓控振蕩器的相位噪聲,在該電感電容壓控振蕩器負阻電路的三極管(Q1 和Q2)基極串聯(lián)了濾波電路(R3、R4 和C9)。從而降低三極管(Q1 和Q2)的基極等效噪聲對電感電容壓控振蕩器相位噪聲的影響。
為了公平比較提出的電感電容壓控振蕩器與典型的電感電容壓控振蕩器性能,這兩種電感電容壓控振蕩器同時實現(xiàn)在華虹NEC的0.18μm SiGe BiCMOS 工藝中。并且除了提出的電感電容壓控振蕩器增加了兩個三極管(Q3 和Q4)外,這兩種電感電容壓控振蕩器的諧振電路、負阻電路、電流源電路和輸出緩沖電路均采用了相同的電路結(jié)構和尺寸。同時這兩種電感電容壓控振蕩器的功耗相同,均消耗了6.65mA的電流。這為兩種電感電容壓控振蕩器進行橫向比較奠定了基礎。
種電感電容壓控振蕩器的芯片照片,其中圖3(a)為典型的電感電容壓控振蕩器芯片照片,圖3(b)為提出的電感電容壓控振蕩器芯片照片。
圖3 (a)典型和(b)提出的電感電容壓控振蕩器芯片照片
從圖3 可以看出,兩種電感電容壓控振蕩器的基本尺寸一致,其核心面積(不包含PAD的面積)為306μm×433μm。雖然這兩種電感電容壓控振蕩器的核心面積不包含便于測試用的PAD 部分面積,但是包含整個電流源電路的面積。這兩種電感電容壓控振蕩器尺寸一致的主要原因是都采用了相同的差分電感。
為了更加準確地測試這兩種電感電容壓控振蕩器的性能,均采用了片上測試方法,即使用探針臺和探針直接連接到這兩種電感電容壓控振蕩器的PAD 上,而沒用采用PCB 板設計和測試方法。這樣可以避免PCB 板給這兩種電感電容壓控振蕩器帶來的性能影響。
圖4為這兩種電感電容壓控振蕩器的相位噪聲測試結(jié)果,其中圖4(a)為典型的電感電容壓控振蕩器的相位噪聲測試結(jié)果,圖4(b)為提出的電感電容壓控振蕩器相位噪聲測試結(jié)果。
圖4 (a)典型和(b)提出的電感電容壓控振蕩器的相位噪聲
從圖4(a)可以看到,典型的電感電容壓控振蕩器的振蕩頻率為10.03GHz,其在偏移頻率為1MHz的情況下,相位噪聲為-94.89dBc/Hz;而從圖4(b)可以看到,提出的電感電容壓控振蕩器的振蕩頻率為12.35GHz,其在偏移頻率為1MHz的情況下,相位噪聲為-94.85dBc/Hz。從以上結(jié)果可以得出,雖然典型的電感電容壓控振蕩器和提出的電感電容壓控振蕩器在功耗相同的情況下,具有相似的相位噪聲,但提出的電感電容壓控振蕩器的振蕩頻率比典型的電感電容壓控振蕩器的振蕩頻率高出了20%以上,提出的電感電容壓控振蕩器明顯具有更好的性能優(yōu)勢。
相對于典型的電感電容壓控振蕩器,提出的電感電容壓控振蕩器采用隔離技術,將諧振電路與負阻電路、輸出緩沖電路隔離開。這樣負阻電路和輸出緩沖電路的等效電容無法影響到提出的電感電容壓控振蕩器諧振電路的等效電容,從而可以促進提出的電感電容壓控振蕩器的振蕩頻率。典型的電感電容壓控振蕩器和提出的電感電容壓控振蕩器同時實現(xiàn)在華虹NEC的0.18μm SiGe BiCMOS 工藝中,兩種電感電容壓控振蕩器的核心面積均為306μm×433μm,功耗均為6.65mA。其中提出的電感電容壓控振蕩器的工作頻率為12.35GHz,相位噪聲為-94.85dBc/Hz@1MHz。在基本相同的面積、功耗和相位噪聲情況下,提出的電感電容壓控振蕩器比典型的電感電容壓控振蕩器的振蕩頻率高出了23%。這種電感電容壓控振蕩器的性能優(yōu)勢應歸功于所采用的諧振電路隔離技術。
[1]Abidi A A.RF CMOS comes of age[J].IEEE J.Solid-State Circuits,2004,39:549-561.
[2]Weigandt T C,Kim B,Gray P R.Analysis of timing jitter in CMOS ring oscillators[C].ISCAS,1994(4):27-30.
[3]Craninckx J,Steyaert M.A 1.8-GHz low–phase noise CMOS VCO using optimized hollow spiral inductors[J].IEEE J.Solid-State Circuits,1997,32:736-744.
[4]陳邦媛.射頻通信電路[M].北京:科學出版社,2002.
[5]S Levantino,C Samori,A Bonfanti,S.L.J.Gierkink,A.L.Lacaita,V Boccuzzi.Frequency Dependence on Bias Current in 5GHz CMOS VCOs:Impact on Tuning Range and Flicker Noise Upconversion[J].IEEE J.of Solid-State Circuits,2002,37:1003-1011.
[6]J J Rael,A A Abidi.Physical Processes of Phase Noise in Differential LC Oscillators[C].CICC,2000:569-572.