程翔

（海軍駐南京924廠軍事代表室，江蘇 南京211100）

數(shù)控微波延時(shí)組件在信號處理系統(tǒng)、雷達(dá)系統(tǒng)和相控陣系統(tǒng)等許多領(lǐng)域中具有廣泛的應(yīng)用。為了提高雷達(dá)的測距精度,補(bǔ)償不同工作頻率引起的相位差，n位數(shù)控延時(shí)組件經(jīng)常在現(xiàn)代寬帶雷達(dá)系統(tǒng)中獲得應(yīng)用[1-2]。

傳統(tǒng)的時(shí)間延遲線包括靜磁波延遲線、聲表面波延遲線和光纖延遲線。但較高的損耗和大的體積限制了這些傳統(tǒng)延遲線的應(yīng)用。

本項(xiàng)目采用微帶集成電路形式，用PIN微波開關(guān)二極管作為控制元件，配合數(shù)控電路，實(shí)現(xiàn)對微波信號延遲時(shí)間的控制。與傳統(tǒng)的靜磁波延時(shí)線、聲表面波延時(shí)線和光纖延時(shí)線相比，本設(shè)計(jì)具有損耗小、體積小和重量輕的優(yōu)點(diǎn)。

1 設(shè)計(jì)要求與原理

1.1組件指標(biāo)

綜合設(shè)計(jì)要求，11位數(shù)控延遲線組件的設(shè)計(jì)指標(biāo)為：

(1)輸入信號頻率范圍：0.6 GHz～3.0 GHz；

(2)延遲范圍：0 ns～10 ns；

(3)延遲步進(jìn)：5 ps;

(4)增益：≥0 dB；

(5)輸出幅度變化：≤±1 dB(最大延時(shí)與最小延時(shí)狀態(tài)比較)；

(6)輸入/輸出駐波：≤1.5；

(7)延時(shí)切換時(shí)間：≤80 ns。

1.2組件原理框圖

數(shù)控延遲線的每一位由2個(gè)SPDT開關(guān)和延遲線構(gòu)成，整個(gè)數(shù)控延遲線由11個(gè)代表不同延時(shí)的單元組成。原理框圖如圖1所示[3]。

2 組件設(shè)計(jì)

2.1 延遲線設(shè)計(jì)

前8位延遲線因延時(shí)小、精度高、損耗小，擬采用微帶線設(shè)計(jì)，其長度、損耗如表1所示。

圖1 原理框圖

表1 前8位延遲線設(shè)計(jì)表

表2 SFT-50-2電纜性能表

其中微帶線長度可由下式計(jì)算而得：

式中,L為長度，單位為m；t為延遲時(shí)間，單位為s；v為介質(zhì)中傳播相速，單位為m/s。

后3位延遲線的延遲時(shí)間較長，若再采用便于混合集成的微帶線結(jié)構(gòu)，則會導(dǎo)致體積增加，損耗相對于直通通道增大很多。設(shè)計(jì)時(shí)考慮常用的硬同軸電纜SFT-50-2作為延遲線，其特性如表2所示。

后3位共延時(shí) 8 960 ps，需要電纜長度為 8.960÷4.756≈1.883 9 m。每一位的計(jì)算情況如表3所示。其中常數(shù)4.756為每米延遲時(shí)間，單位為ns/m。

表3 后3位延遲線設(shè)計(jì)表

2.2 延遲線幅度調(diào)整設(shè)計(jì)

若采用以上設(shè)計(jì)方法,延遲線總的損耗約為：6 dB@3 GHz、3 dB@0.6 GHz，該值為全延時(shí)狀態(tài)與直通狀態(tài)之間的損耗差，此時(shí)差值較大，需改善延時(shí)的調(diào)幅性能?？紤]在延遲損耗較大的每一位直通通路添加阻性衰減器，每一位添加的衰減量控制在它的3 GHz延遲損耗和0.6 GHz延遲損耗之間,那么整個(gè)數(shù)控延遲線的直通與全延時(shí)狀態(tài)之間的損耗差將在2 dB以內(nèi),如圖2所示。

通過添加損耗與延遲線損耗相似且對傳輸相位幾乎沒有影響的電路，可以達(dá)到比添加阻性衰減器更好的效果。仿真電路及結(jié)果如圖3～圖6所示。本文僅給出第7位的電路仿真圖。

2.3 開關(guān)設(shè)計(jì)

開關(guān)設(shè)計(jì)需保證在不同延時(shí)狀態(tài)之間進(jìn)行切換時(shí)不出現(xiàn)諧振現(xiàn)象。由于有很多位開關(guān)串聯(lián)，應(yīng)綜合考慮開關(guān)隔離度以及控制、線圈圈數(shù)等。本文選用串并聯(lián)結(jié)合的開關(guān)形式。

2.4均衡器設(shè)計(jì)

由于頻帶較寬，覆蓋范圍為 0.6 GHz～3.0 GHz，因此在高低端的損耗存在差異，需要引入均衡器對幅度進(jìn)行均衡，從而達(dá)到整個(gè)頻帶內(nèi)的波動(dòng)要求。本文選成熟的均衡模塊，減少重復(fù)設(shè)計(jì)，縮短設(shè)計(jì)周期，提高設(shè)計(jì)效率。

2.5增益補(bǔ)償

由于整個(gè)組件需要實(shí)現(xiàn)0 dB的增益要求，所以在組件內(nèi)部還需添加放大器來補(bǔ)償由延遲線帶來的損耗。本文選用單片放大器SNA-386來實(shí)現(xiàn)該要求。

通過以上設(shè)計(jì)，本文較好地實(shí)現(xiàn)了11位數(shù)控延遲線組件的小型化設(shè)計(jì)。通過本文的研究，基本掌握該頻段數(shù)控延遲線組件的設(shè)計(jì)方法和關(guān)鍵工藝技術(shù)突破，對以后其他頻段數(shù)控延遲線的設(shè)計(jì)具有一定的指引作用。

[1]清華大學(xué)《微帶電路》編寫組.微帶電路[M].北京：人民郵電出版社,1976.

[2]BAHI I，BHARTIA P.微波固態(tài)電路設(shè)計(jì)(第二版)[M].鄭新,趙玉潔,劉永寧,等譯.北京：電子工業(yè)出版社,2006.

[3]汪霆雷,魏文博，劉其中，等.小型化5位數(shù)控延遲線的設(shè)計(jì)[J].西安電子科技大學(xué)學(xué)報(bào),2008，35(2)：258-261.