吳文河，鞠曉東，王德國(guó)，盧俊強(qiáng)，張凱

（1.中國(guó)石油大學(xué)，北京 102249；2.油氣資源與探測(cè)國(guó)家重點(diǎn)實(shí)驗(yàn)室，北京 102249）

0 引 言

由于泥漿脈沖遙傳通訊速率的限制，隨鉆聲波測(cè)井儀器必須在井下實(shí)現(xiàn)實(shí)時(shí)聲波時(shí)差處理，而鉆鋌噪聲和泥漿噪聲增加了井下實(shí)時(shí)波形處理和聲波時(shí)差計(jì)算的難度。隨鉆聲波測(cè)井儀器調(diào)試臺(tái)架的研制目的在于對(duì)隨鉆聲波測(cè)井儀器提供板卡級(jí)和整機(jī)調(diào)試，驗(yàn)證井下實(shí)時(shí)聲波時(shí)差處理算法的準(zhǔn)確性和抗干擾能力，以及對(duì)儀器測(cè)井?dāng)?shù)據(jù)讀取、野外故障快速診斷和維修的支持［1］。為更好地實(shí)現(xiàn)上述功能需求，隨鉆聲波測(cè)井儀器調(diào)試臺(tái)架采用了主從式系統(tǒng)架構(gòu)，主機(jī)為高性能PC機(jī)，從機(jī)（也稱為前端機(jī)）采用基于 Nios II［2－4］和IEEE802.3（以太網(wǎng)）互聯(lián)的系統(tǒng)架構(gòu)［1］。

1 儀器調(diào)試臺(tái)架的系統(tǒng)架構(gòu)設(shè)計(jì)

隨鉆聲波測(cè)井儀器調(diào)試臺(tái)架的整體組成結(jié)構(gòu)見圖1。調(diào)試臺(tái)架主要由Nios II主控電路板（它具有1路CAN和1路MWD接口，用于對(duì)儀器進(jìn)行整體調(diào)校）、多通道陣列波形信號(hào)源和電源監(jiān)控板組成，并可根據(jù)需要擴(kuò)展儀器的板卡級(jí)檢測(cè)功能板。

圖1 隨鉆聲波測(cè)井儀器調(diào)試臺(tái)架結(jié)構(gòu)框圖

主控電路板是整個(gè)調(diào)試臺(tái)架系統(tǒng)的控制核心，主要實(shí)現(xiàn)與上位機(jī)以太網(wǎng)通訊、隨鉆聲波測(cè)井儀器調(diào)校接口以及對(duì)擴(kuò)展M-LVDS總線上的各種擴(kuò)展功能板卡進(jìn)行控制。主控電路板內(nèi)部通過(guò)光耦隔離方式擴(kuò)展出1路CAN接口和1路MWD接口，其中CAN接口主要用于快速讀取隨鉆聲波測(cè)井儀器內(nèi)部FLASH內(nèi)存儲(chǔ)的無(wú)法實(shí)時(shí)上傳的波形數(shù)據(jù)，MWD接口用于設(shè)置和調(diào)校隨鉆聲波測(cè)井儀器以及模擬泥漿脈寬控制器對(duì)隨鉆聲波測(cè)井儀器進(jìn)行控制。通過(guò)采用M-LVDS差分高速總線作為擴(kuò)展總線接口，大幅度減少了總線連線數(shù)量，提高了連接可靠性和抗干擾能力。

多通道陣列波形信號(hào)源擴(kuò)展板主要用于模擬接收換能器輸出陣列波形信號(hào)，在井下儀調(diào)校接口的配合下通過(guò)該擴(kuò)展板可以調(diào)校隨鉆聲波測(cè)井儀器采集電路，在不需要實(shí)際連接測(cè)井儀器接收換能器的情況下實(shí)現(xiàn)對(duì)整個(gè)隨鉆聲波測(cè)井儀器的時(shí)差提取算法、波形數(shù)據(jù)存儲(chǔ)等核心算法進(jìn)行調(diào)試和驗(yàn)證。陣列波形信號(hào)數(shù)據(jù)可以是實(shí)際聲波測(cè)井信號(hào)，也可以是數(shù)值模擬產(chǎn)生，該數(shù)據(jù)預(yù)先存儲(chǔ)在上位機(jī)中，由上位機(jī)軟件通過(guò)以太網(wǎng)下發(fā)至前端機(jī)主控板，主控板再通過(guò)M-LVDS總線發(fā)送到多通道陣列波形信號(hào)源板。

目前隨鉆聲波測(cè)井儀器多使用電池供電，功耗是其電路設(shè)計(jì)的關(guān)鍵參數(shù)。調(diào)試臺(tái)架中特別設(shè)計(jì)電源監(jiān)控板，用于監(jiān)測(cè)不同工作狀態(tài)下隨鉆聲波測(cè)井儀器的功耗情況。

2 主控電路板設(shè)計(jì)

主控電路板采用32bit Nios II軟核作為嵌入式硬件核心，主要功能是通過(guò)以太網(wǎng)將各種接口或功能接口板卡與上位機(jī)進(jìn)行連接，將大量后續(xù)處理任務(wù)交由高性能主機(jī)完成。Nios II軟核在FPGA（EP2C8Q208）上實(shí)現(xiàn)［5］，Nios II內(nèi)核按占用資源和運(yùn)行速率的不同可以有3種不同選擇，分別是Nios II／e、Nios II／s和 Nios II／f，為運(yùn)行操作系統(tǒng)，設(shè)計(jì)中選擇Nios II／f內(nèi)核。

Nios II主控電路板結(jié)構(gòu)見圖2。該板集成了1個(gè)CAN接口、1個(gè) M-LVDS接口、2個(gè)UART（分別用于超級(jí)終端和MWD通訊接口）和1個(gè)100 Base-T以太網(wǎng)接口。其中，CAN接口用于高速讀取隨鉆聲波測(cè)井儀器內(nèi)部存儲(chǔ)的波形數(shù)據(jù)。為節(jié)約FPGA內(nèi)部資源，該設(shè)計(jì)采用了1片SJA1000［6］接口芯片；以太網(wǎng)接口芯片采用DAVICOM公司的DM9000A［7］，該接口芯片10／100Mbit／s兼容且采用LQFP48封裝，節(jié)省印刷板面積；2個(gè)UART接口分別由軟核在FPGA內(nèi)部生成，其中一個(gè)UART接口作為超級(jí)終端接口用于調(diào)試和監(jiān)視主控板系統(tǒng)工作情況，另外一個(gè)UART接口通過(guò)外部驅(qū)動(dòng)電路擴(kuò)展成MWD通訊接口總線。M-LVDS總線即多點(diǎn)低壓差分信號(hào)總線，通過(guò)采用小擺幅的差分信號(hào)實(shí)現(xiàn)快速的數(shù)據(jù)傳輸，而且具有低功耗和出色的抗噪性能。為提高安全性，CAN和MWD接口均采用隔離驅(qū)動(dòng)方式。

圖2 基于Nios II的嵌入式主控電路板結(jié)構(gòu)框圖

Nios II處理器通過(guò)Avalon［8］總線接口與各種外部設(shè)備進(jìn)行連接，F(xiàn)PGA內(nèi)部的UART接口核以及SDRAM控制器核在Altera公司的SOPC Build－er開發(fā)軟件中均有集成，可以直接調(diào)用。該設(shè)計(jì)中SJA1000接口控制器核和M-LVDS擴(kuò)展總線內(nèi)核為用戶自己設(shè)計(jì)，按照Avalon接口規(guī)范，采用VHDL語(yǔ)言編寫控制接口邏輯。

3 功能擴(kuò)展板卡設(shè)計(jì)

功能擴(kuò)展板卡通過(guò)M-LVDS總線與主控電路板連接，圖3所示的多通道陣列信號(hào)源板是本測(cè)試臺(tái)架的主要功能擴(kuò)展板。多通道陣列信號(hào)源板采用Altera公司的FPGA（EP2C8T144）作為核心控制芯片，采用具有DAC寄存器同步更新功能的高速DAC（AD5541A，16bit，1Msps）作為精密波形發(fā)生器，少量的波形數(shù)據(jù)預(yù)先存儲(chǔ)在EPCS4配置芯片中，大量的動(dòng)態(tài)變化的波形數(shù)據(jù)由上位機(jī)下發(fā)給主控板，然后主控板通過(guò)M-LVDS總線下載到多通道陣列信號(hào)源板的FPGA內(nèi)部緩存中。信號(hào)源板上設(shè)有板地址撥碼開關(guān)，這樣多塊信號(hào)源板就可以一起并聯(lián)使用，模擬更多接收站的輸出信號(hào)。為提高輸出信號(hào)的質(zhì)量，DAC接口、幅度控制接口和繼電器驅(qū)動(dòng)接口全部采用高速光電隔離。通過(guò)采用隔離繼電器整列實(shí)現(xiàn)熱插拔功能，提高了測(cè)試的安全性和便利性。

為了模擬不同源距和間距的聲系，各通道波形信號(hào)的輸出起始時(shí)間參數(shù)和各通道之間的延時(shí)參數(shù)均可設(shè)置，圖4為Tektronix DPO3034示波器采集的多通道陣列信號(hào)源板輸出的四通道波形，4個(gè)通道輸出的波形原始數(shù)據(jù)為存儲(chǔ)在EPCS4配置芯片中的同一道波形數(shù)據(jù)，各通道間相對(duì)延時(shí)為40μs。

圖3 多通道陣列信號(hào)源板結(jié)構(gòu)框圖

圖4 多通道陣列信號(hào)源板輸出波形圖

4 嵌入式前端軟件設(shè)計(jì)

前端機(jī)軟件在uClinux 2.6系統(tǒng)平臺(tái)上實(shí)現(xiàn)，包括驅(qū)動(dòng)程序和應(yīng)用程序2部分，驅(qū)動(dòng)程序?qū)崿F(xiàn)CAN和M-LVDS總線實(shí)時(shí)高速通訊等任務(wù)，應(yīng)用程序則完成實(shí)時(shí)性要求不高的任務(wù)。嵌入端程序架構(gòu)見圖5。其中，網(wǎng)絡(luò)通訊模塊實(shí)現(xiàn)嵌入端與PC端以太網(wǎng)socket連接功能，命令響應(yīng)及板卡接口模塊的功能為響應(yīng)PC機(jī)下傳命令并對(duì)相應(yīng)調(diào)試板卡進(jìn)行控制及操作，CAN驅(qū)動(dòng)接口和M-LVDS驅(qū)動(dòng)接口實(shí)現(xiàn)與對(duì)應(yīng)驅(qū)動(dòng)程序的異步消息接口及數(shù)據(jù)交換功能。前端機(jī)軟件采用模塊化設(shè)計(jì)，為各種調(diào)試板卡設(shè)計(jì)了程序接口，便于功能擴(kuò)展。

圖5 嵌入端軟件系統(tǒng)架構(gòu)示意圖

uClinux中的設(shè)備可以分為3類：字符設(shè)備、塊設(shè)備和網(wǎng)絡(luò)設(shè)備［9］。該軟件中CAN驅(qū)動(dòng)程序和M-LVDS驅(qū)動(dòng)程序?yàn)樽址驮O(shè)備。為實(shí)現(xiàn)大量通訊數(shù)據(jù)的快速實(shí)時(shí)收發(fā)功能，以及實(shí)現(xiàn)驅(qū)動(dòng)程序與應(yīng)用程序快速數(shù)據(jù)和信息交換，驅(qū)動(dòng)程序中設(shè)計(jì)了專門的系統(tǒng)緩存和中斷處理，驅(qū)動(dòng)程序在中斷驅(qū)動(dòng)下自動(dòng)操作數(shù)據(jù)緩存完成數(shù)據(jù)的收發(fā)，然后使用kill＿fasync（＆async＿queue，SIGIO，POLL＿IN）函數(shù)向應(yīng)用程序發(fā)出SIGIO異步通知請(qǐng)求，應(yīng)用程序接收到異步通知后通過(guò)ioctl（）函數(shù)調(diào)用只讀取或提供數(shù)據(jù)即可，這樣提高了通訊速率及程序運(yùn)行效率。

5 主機(jī)應(yīng)用軟件設(shè)計(jì)

上位機(jī)軟件是調(diào)試臺(tái)架系統(tǒng)的控制核心，基于Visual Studio.Net開發(fā)平臺(tái)，通過(guò)以太網(wǎng)控制嵌入式前端機(jī)執(zhí)行所有測(cè)試功能，系統(tǒng)架構(gòu)見圖6。上位機(jī)軟件的底層為基于TCP／IP協(xié)議的數(shù)據(jù)通訊模塊，使用 Winsock套接字和 Windows完成端口模型編程實(shí)現(xiàn)，完成測(cè)試系統(tǒng)控制命令、工作狀態(tài)和測(cè)試數(shù)據(jù)的收發(fā)。上位機(jī)軟件主要實(shí)現(xiàn)儀器調(diào)試和現(xiàn)場(chǎng)測(cè)試2類功能，其中儀器調(diào)試類功能主要包括電源監(jiān)控、實(shí)時(shí)聲波時(shí)差處理算法驗(yàn)證、隨鉆聲波測(cè)井儀器硬件板卡功能檢測(cè)等，現(xiàn)場(chǎng)測(cè)試類功能主要包括儀器工作參數(shù)設(shè)置和波形數(shù)據(jù)讀取。

圖6 主機(jī)軟件系統(tǒng)架構(gòu)示意圖

實(shí)時(shí)聲波時(shí)差處理算法可靠性驗(yàn)證是該調(diào)試臺(tái)架的重要功能。其操作流程為，上位機(jī)軟件先從文件中讀取已知時(shí)差結(jié)果的波形數(shù)據(jù)下發(fā)至前端機(jī)后由多通道陣列信號(hào)源輸出波形，MWD接口同時(shí)啟動(dòng)儀器工作開始采集信號(hào)源產(chǎn)生的波形然后進(jìn)行時(shí)差處理，前端機(jī)再通過(guò)MWD接口讀取聲波時(shí)差處理結(jié)果并上傳，上位機(jī)將收到的隨鉆聲波測(cè)井儀器實(shí)時(shí)處理的時(shí)差計(jì)算結(jié)果和實(shí)際的時(shí)差值進(jìn)行比對(duì)，通過(guò)這種方法可以測(cè)試井下實(shí)時(shí)時(shí)差處理算法的準(zhǔn)確性和抗干擾性能。

6 結(jié) 論

（1）隨鉆聲波測(cè)井儀器調(diào)試臺(tái)架是隨鉆聲波測(cè)井儀器研制、生產(chǎn)和現(xiàn)場(chǎng)使用過(guò)程中的重要專用設(shè)備。相對(duì)于目前常用的基于ARM技術(shù)的嵌入式系統(tǒng)平臺(tái)，采用基于Nios II軟核技術(shù)構(gòu)建的隨鉆聲波測(cè)井儀器調(diào)試臺(tái)架嵌入式前端系統(tǒng)，軟硬件均采用模塊化設(shè)計(jì)并且可以聯(lián)合設(shè)計(jì)，調(diào)試方便且具有更高的開發(fā)效率。

（2）嵌入式前端主控軟件基于開源的uClinux系統(tǒng)平臺(tái)，通過(guò)專門開發(fā)的帶有中斷響應(yīng)功能的設(shè)備驅(qū)動(dòng)程序，結(jié)合異步通知請(qǐng)求等技術(shù)，實(shí)現(xiàn)了大量通訊數(shù)據(jù)的快速實(shí)時(shí)收發(fā)功能。

（3）多通道陣列信號(hào)源為驗(yàn)證井下實(shí)時(shí)聲波時(shí)差處理算法提供了便利，前端機(jī)采用M-LVDS擴(kuò)展總線，減少了主控板與各功能板卡之間的連線并提高了總線抗干擾能力，便于功能擴(kuò)展。

［1］鞠曉東，成向陽(yáng)，盧俊強(qiáng)，等.基于嵌入式架構(gòu)的測(cè)井儀器調(diào)試臺(tái)架系統(tǒng)設(shè)計(jì) ［J］.測(cè)井技術(shù)，2009，33（3）：270-274.

［2］Altera Corporation.Nios II Processor Reference Handbook［EB／OL］.http：∥www.altera.com／literature／hb／nios2／n2cpu＿nii5v1.pdf，2011.

［3］Altera Corporation.Nios II Software Developer’s Handbook［EB／OL］.http：∥www.altera.com／literature／hb／nios2／n2sw＿nii5v2.pdf，2011.

［4］Altera Corporation.SOPC Builder User Guide［EB／OL］.http：∥www.altera.com／literature／ug／ug＿sopc＿builder.pdf，2010.

［5］Altera Corporation.Cyclone II Device Handbook［EB／OL］.http：∥ www.altera.com／literature／hb／cyc2／cyc2＿cii5v1.pdf，2008.

［6］NXP Semiconductors.SJA1000Data Sheet［EB／OL］.http：∥ www.nxp.com／documents／data ＿sheet／SJA1000.pdf，2010.

［7］DAVAICOM Semiconductor，Inc.DM9000AData Sheet［EB／OL］.http：∥www.davicom.com.tw／userfile／24247／DM9000A-DS-F01-030311.pdf，2011.

［8］Altera Corporation.Avalon Interface Specifications［EB／OL］.http：∥www.altera.com／literature／manual／mnl＿avalon＿spec.pdf，2011.

［9］Jonathan Corbet，Greg Kroah-Hartman，Alessandro Rubini.Linux Device Drivers［M］.3rd Edition.U.S.A.：O’Reilly，2005.