一種可配置高精度數(shù)控振蕩器設(shè)計(jì)

陳亞寧，王 寧，張 磊，王少軒，趙忠惠，張紫乾，劉成玉，汪 健

(中國兵器工業(yè)集團(tuán)北方通用電子集團(tuán)有限公司， 江蘇蘇州215163)

0 引言

隨著通信、衛(wèi)星定位、數(shù)字電視、航空航天和電子技術(shù)等技術(shù)的發(fā)展，對頻率合成器的要求也越來越高。各種新型的頻率合成方案和頻率合成器被相繼提出，相關(guān)理論研究也不斷涌現(xiàn)。從Colpitts振蕩器到鎖相環(huán)，研究人員一直致力于高分辨率、高穩(wěn)定度、純頻譜振蕩器研究。在現(xiàn)有的數(shù)字振蕩器設(shè)計(jì)方法中，直接數(shù)字頻率合成器(Direct Digital Frequency Synthesizer，DDS)以其獨(dú)有的良好特性備受關(guān)注，已廣泛應(yīng)用在通信、雷達(dá)和導(dǎo)航等設(shè)備中。它既可以作為發(fā)射機(jī)的激勵(lì)信號源，又是接收機(jī)的本地振蕩器，在電子對抗設(shè)備中也可以作為干擾信號發(fā)生器。DDS易于集成，功耗低、體積小、可靠性高，最大輸出頻率可達(dá)百兆級［1-7］。

本文首先介紹了數(shù)控振蕩器(Numerical Control Oscillator，NCO)的基本原理，給出了評估其性能參數(shù)的表達(dá)式。針對DDS相位累積器給出了具體實(shí)現(xiàn)過程，同時(shí)引入了改善相位截?cái)嘁约胺盗炕入s散誤差的分析。最后，介紹了NCO在數(shù)字下變頻(Digital Down-Conversion，DDC)中的應(yīng)用并對其性能結(jié)果展開了分析與討論。

1 NCO原理

在數(shù)字信號處理中往往需要產(chǎn)生周期性的離散波形，這些波形可以是正弦波、三角波、鋸齒波或方波，在整個(gè)DDC中NCO的設(shè)計(jì)相對較為復(fù)雜，其性能直接決定著整個(gè)DDC。產(chǎn)生NCO樣本的方法包括實(shí)時(shí)計(jì)算法和查表法。以代表算法坐標(biāo)旋轉(zhuǎn)數(shù)值計(jì)算(Coordinate Rotation Digital Computer，CORDIC)為例，實(shí)時(shí)計(jì)算法在滿足一定的精度條件下要求迭代次數(shù)足夠大，增大了面積開銷，僅適應(yīng)于低頻信號的產(chǎn)生［8-9］。NCO最常用的實(shí)現(xiàn)方法是查表法，即提前根據(jù)正余弦波的各個(gè)相位計(jì)算好相應(yīng)的正余弦值，并以相位值作為查找表地址來存儲各相位的正余弦樣本［10-13］。查表法實(shí)現(xiàn)NCO結(jié)構(gòu)如圖1所示，每經(jīng)過一個(gè)采樣時(shí)鐘，NCO的相位累加器就增加一個(gè)2πfc/fs的相位增量，其中，采樣時(shí)鐘頻率為 fs，信號的輸出頻率為 fc。此時(shí)，以累加后的相位作為地址，選擇輸出查找表中相應(yīng)的存儲數(shù)據(jù)，得到該點(diǎn)的正余弦樣本值。相位控制字用來設(shè)置本振信號的初相，頻率控制字用來設(shè)置本振信號的頻率。

圖1 查找表方式的NCO結(jié)構(gòu)框圖

設(shè)相位寄存器位數(shù)為N，采樣時(shí)鐘頻率為fs，頻率控制字為M，產(chǎn)生的信號的輸出頻率為fc，則有

基于Nyquist采樣定理，最高合成頻率受采樣定理的限制只能達(dá)到采樣頻率的一半，而實(shí)際電路設(shè)計(jì)過程中為了保證輸出精度，不會將頻率控制字提高至最大值。

2 NCO設(shè)計(jì)

2.1 設(shè)計(jì)步驟

本文將采用查表算法來設(shè)計(jì)NCO，采用DDS技術(shù)產(chǎn)生對應(yīng)頻率的數(shù)字本振信號。如圖2所示，為了減少芯片IO端口，采用串行碼配置頻率控制字dn，初始頻率no，終止頻率ns，經(jīng)串并轉(zhuǎn)換模塊后同時(shí)送入累加器模塊。NCO包括一個(gè)32位的相位累加器，根據(jù)輸入的頻率控制字產(chǎn)生相位累加值。取相位累加值的高12位作為地址，將存儲在存儲器中的數(shù)據(jù)輸出即可得到對應(yīng)頻率的正余弦信號。比如本地振蕩時(shí)鐘為48 MHz，現(xiàn)需要產(chǎn)生12 MHz正交正余弦信號，設(shè)計(jì)中累加寄存器位寬N=32，根據(jù)式(1)，可計(jì)算出頻率控制字M=32＇hC0000000?；贔PGA開發(fā)板平臺，可調(diào)用IP core實(shí)現(xiàn)DDS功能，而在芯片內(nèi)必須對NCO重新設(shè)計(jì)。

圖2 DDS相位累加器

首先，利用Matlab軟件生成基于相位的單周期正余弦幅值數(shù)據(jù)，利用Memory Compiler工具將所生成的數(shù)據(jù)固化在DROM存儲器中，在此過程中會生成仿真所需的DROM verilog設(shè)計(jì)文件。

其次，根據(jù)設(shè)計(jì)原理要求，每隔一個(gè)時(shí)鐘節(jié)拍將頻率控制字與前一相位累加器輸出結(jié)果值相加，取當(dāng)前相位累加器輸出寄存器高12位作為相位地址。

最后，利用計(jì)算出的相位地址去訪問DROM中的相應(yīng)正余弦幅值。

其中，只讀存儲器(Read-only Memory，ROM)容量為2K×W，K為相位截?cái)辔粚挘琖為 ROM的字長。ROM中字長的數(shù)量直接決定著相位量化誤差，而字的位寬則關(guān)系到幅度量化誤差的大小。在增大ROM精度的同時(shí)，其訪問時(shí)間不容忽視，ROM大小每翻一倍，訪問時(shí)間也隨之翻倍，因此其最大讀出頻率不得不降低。為了降低因ROM面積過大而引起的功耗問題，本文在設(shè)計(jì)之初考慮了ROM存儲正余弦數(shù)量，只存儲正余弦的四分之一周期幅值(0～π/2)來增強(qiáng)電路可靠性，提高電路速度并減少成本。經(jīng)過地址重映射和數(shù)據(jù)求補(bǔ)模塊即可完成ROM壓縮功能。在正余弦幅度值進(jìn)行尋址時(shí)，首先確定地址信息對應(yīng)的象限，再利用地址重映射模塊對偏移地址值和正負(fù)符號進(jìn)行修正，其具體修正方法見表1。

表1 地址映射偏移地址修正

2.2 誤差分析

(1)相位截?cái)嗾`差分析

為了獲取較高的頻率分辨率，選取的相位累加器的位數(shù)為32位，如果把相位累加器輸出的所有位數(shù)全部用來查詢正余弦函數(shù)表，會極大的增加面積開銷和成本，不利于芯片的穩(wěn)定性。因此，對累加器相位結(jié)果進(jìn)行相位截?cái)?，只取相位累加器輸出的?2位用來查表，舍棄低20位。不可避免的是，查表的相位值將會產(chǎn)生誤差，導(dǎo)致輸出的正弦幅度值也產(chǎn)生誤差，表現(xiàn)在輸出的頻譜上就會有雜散信號存在。

(2)幅度量化誤差

幅度量化誤差是因ROM存儲能力有限引起的舍位誤差，也可以認(rèn)為是因數(shù)模轉(zhuǎn)換器(Digital-Analog Converter，DAC)分辨率有限引起的誤差。幅度量化誤差在DDS輸出譜上表現(xiàn)為背景噪聲，其幅度遠(yuǎn)小于由相位截?cái)嗪虳AC非線性引起的雜散信號幅度，所以對ROM舍位的頻譜分析又稱為DDS的背景雜散分析。量化誤差所引起的量化失真，用輸出信號與量化噪聲功率之比(Signal-to-Noise Ratio，SNR)來表征。當(dāng)DAC滿幅度輸出時(shí)，有

式中:B是幅度量化的位寬。由此可知，若B=16，則幅度量化的信噪比可達(dá)到98.08 dB。盡管上述誤差是不可避免的，但是通過選取合適的M(頻率控制字)、fc(系統(tǒng)時(shí)鐘頻率)、N(累加器位數(shù))和W(尋址位數(shù))值，適當(dāng)?shù)腄/A變換器和濾波器平滑臺階，所得到的波形可以很好的滿足要求。

3 結(jié)果分析與討論

利用Memory Compiler工具生成1 024行位寬為32的DROM:在SMIC 0.13 μm CMOS工藝下其面積僅為291.25 μm×157.310 μm。如圖3 所示，在設(shè)計(jì)過程中，改變頻率控制字，相位地址在原來的基礎(chǔ)上連續(xù)變化，不會出現(xiàn)間斷模式，保證了相位的線性連續(xù)性。圖3給出了經(jīng)過預(yù)置后的正余弦仿真結(jié)果，當(dāng)配置信號wd_en有效時(shí)，dn、no、ns分別為頻率控制字、初始頻率、終止頻率串行碼，經(jīng)過串并轉(zhuǎn)換后sclr信號生效;當(dāng)sclr高電平復(fù)位，頻率控制字data設(shè)置為32＇hc0000000，輸入頻率 48 MHz，輸出 12 MHz 正余弦波形，經(jīng)核算波形滿足上述要求。

圖3 NCO配置變頻仿真結(jié)果

將本文設(shè)計(jì)的NCO應(yīng)用在DDC中，其應(yīng)用框圖和流片GDS II版圖如圖4所示，系統(tǒng)左上角部分為NCO，約占芯片面積的1/9。前級AD采樣時(shí)鐘fc=48 MHz，采樣后的數(shù)據(jù)流經(jīng)NCO產(chǎn)生的正余弦混頻后實(shí)現(xiàn)，根據(jù)式(3)經(jīng)過計(jì)算可以得到NCO設(shè)計(jì)頻率分辨率

同時(shí)，根據(jù)式(4)可以得到信噪比SNR

為了更好的測試流片設(shè)計(jì)結(jié)果，本文將NCO配置成可變頻模式。當(dāng)dn、no、ns串行數(shù)據(jù)送入輸入端口后，經(jīng)并行轉(zhuǎn)換在使能復(fù)位信號sclr信號生效之前控制NCO工作狀態(tài)。將相位累加器前級結(jié)果進(jìn)行二次累加即可實(shí)現(xiàn)變頻模式，此時(shí)的輸出正余弦波形如圖5所示?？梢钥闯?，當(dāng)頻率較低時(shí)，由于每個(gè)周期采樣點(diǎn)較多、相位地址足夠，故波形較為圓滑;而隨著頻率的不斷增大，特別是與采樣頻率處于同一數(shù)量級，單位周期內(nèi)采樣點(diǎn)大大減少，輸出波形變得離散起來。在SMIC 0.13 μm工藝流片下，NCO面積僅為0.183 mm2，實(shí)現(xiàn)工作頻率80 MHz。

圖4 NCO在數(shù)字下變頻中典型應(yīng)用

圖5 可配置變換NCO I/Q支路結(jié)果

NCO的性能優(yōu)劣直接決定著DDC。NCO的工作頻率與帶寬一直是DDC設(shè)計(jì)的優(yōu)化目標(biāo)，采用查找法利用相位地址直接訪問存儲器正余弦值，其頻率計(jì)算速度直接取決于訪問存儲器的時(shí)間。在DDC芯片面積要求苛刻的條件下，選取相位累加器高位作為訪問存儲器地址，極大地降低了存儲器容量，并不會影響頻率分辨率。相位累加器32位地址完全滿足高頻率分辨率的設(shè)計(jì)要求，在較短的時(shí)間內(nèi)實(shí)現(xiàn)可變頻率正交波形。通過修正相位地址重映射，在ROM中也可存儲三角波波形幅值，經(jīng)過比較器輸出占空比可調(diào)的方波波形，為后繼時(shí)鐘源提供了另外一種選擇方案。

4 結(jié)束語

本文通過對DDC關(guān)鍵模塊NCO的研究，設(shè)計(jì)了基于DDS的高精度、高信噪比動(dòng)態(tài)可配置NCO，采用相位地址映射偏移和數(shù)據(jù)求補(bǔ)方法，極大的縮小了ROM面積。經(jīng)過綜合、靜態(tài)時(shí)序分析，版圖寄生參數(shù)提取，后仿及流片結(jié)果表明，該NCO設(shè)計(jì)頻率分辨率可達(dá)0.011 76 Hz，實(shí)現(xiàn)信噪比72.24 dB，在變頻模式下保持良好的線性相位輸出連續(xù)特性。

［1］ Rohde U L，Whitaker J，Bucher T T N.Communications re-ceivers:principles and design［M］.2nd ed.New York:McGraw Hill，1997.

［2］ Rohde U L.Digital PLL frequency synthesizers:theory and design［M］.Englewood Cliffs，N J:Prentice-Hall，1983.

［3］ Turner C L.Recursive discrete-time sinusoidal oscillators［J］.IEEE Signal Processing Magazine，2003，20(3):103-111.

［4］ Tierney J，Rader C，Gold B.A digital frequency synthesizer［J］.IEEE Transactions on Audio and Electroacoustics，1971，19(1):48-57.

［5］ Guest D H.Simplified data-transmission channel measurements［J］.Hewlett-Packard Journal，1974，26(3):15-24.

［6］ 湯 勵(lì)，曲秀杰.基于DDS的高可靠性雷達(dá)信號發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)［J］.現(xiàn)代雷達(dá)，2012，34(11):73-75.Tang Li，Qu Xiujie.Design of the high reliability radar signal generator based on DDS［J］.Modern Radar，2012，34(11):73-75.

［7］ 李 靜，徐芳明.一種新型多普勒天氣雷達(dá)接收機(jī)的設(shè)計(jì)［J］.現(xiàn)代雷達(dá)，2013，35(3):62-64.Li Jing，Xu Fangming.Design of a new-type Doppler weather radar receiver［J］.Modern Radar，2013，35(3):62-64.

［8］ Chang Y K，Swartzlander E E.Digit-pipelined direct digital frequency synthesis based on differential CORDIC［J］.IEEE Transactions on Circuits and Systems:Regular Papers，2006，53(5):1035-1044.

［9］ Blinchikoff H J，Zverev A I.Filtering in the time and frequency domains［M］.New York:Noble Publishing，2001.

［10］ Yang Dayu，Dai Fa Foster，Ni Weining，et al.Delta-Sigma modulation for direct digital frequency synthesis［J］.IEEE Transactions on Very Large Scale Integration(VLSI)Systems，2009，17(6):793-802.

［11］ Mack A H，Trías M K，Mochrie S G J.Precision optical trapping via a programmable direct-digital-synthesis-based controller for acousto optic deflectors［J］.Review of Scientific Instruments，2009，80(1):101-103.

［12］ di Bernardo M，di Gaeta A，Hoyos Velasco，et al.Energybased key-on control of a double magnet electromechanical valve actuator［J］.IEEE Transactions on Control Systems Technology，2012，20(5):1133-1145.

［13］ Goryachev M，Galliou S，Abbe P，et al.Quartz resonator instabilities under cryogenic conditions［J］.IEEE Transactions on Ultrasonics，F(xiàn)erroelectrics and Frequency Control，2011，59(1):21-29.