李承蓬　許維勝　王翠霞

摘 要： 在此通過對帶隙基準(zhǔn)電壓源電路進(jìn)行建模分析，針對逆變電路的中低頻使用環(huán)境，設(shè)計(jì)了一個(gè)應(yīng)用于高壓逆變器電路中的高電源電壓抑制比，低溫度系數(shù)的帶隙基準(zhǔn)電壓源。該電路采用1 μm，700 V高壓CMOS工藝，在5 V供電電壓的基礎(chǔ)上，采用一階溫度補(bǔ)償，并通過設(shè)計(jì)高開環(huán)增益共源共柵兩級放大器來提高電源電壓抑制比，同時(shí)使用寬幅鏡像電流偏置解決因共源共柵引起的輸出擺幅變小的問題。基準(zhǔn)電壓源正常輸出電壓為2.394 V，溫度系數(shù)為8 ppm/℃，中低頻電壓抑制比均可達(dá)到-112 dB。

關(guān)鍵詞： 高電源電壓抑制比； 帶隙基準(zhǔn)； 基準(zhǔn)電壓源； 低溫度系數(shù)； 一階補(bǔ)償

中圖分類號： TN432?34 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2014）06?0132?04

0 引 言

基準(zhǔn)電壓源模塊因其輸出穩(wěn)定，與電源電壓、溫度等變化無關(guān)，廣泛應(yīng)用于模擬和數(shù)?；旌想娐分?，例如A/D，D/A轉(zhuǎn)換器，逆變器等[1]。應(yīng)用于高壓逆變器中的基準(zhǔn)電壓源，為其他模塊提供偏置電流和作為比較器等的基準(zhǔn)電壓使用，對此要求其在溫度和電壓變化的時(shí)候仍能保持其輸出電壓穩(wěn)定，否則會引起電路出現(xiàn)邏輯混亂，使系統(tǒng)不能正常工作，甚至發(fā)生過壓擊穿等事故。這樣在高壓中低頻環(huán)境下需要一個(gè)有良好溫度系數(shù)和高電源電壓抑制比的基準(zhǔn)電壓源的重要性就不言而喻。

傳統(tǒng)的基準(zhǔn)電壓源在0～70 ℃的溫度范圍內(nèi)產(chǎn)生溫度系數(shù)為1×10-4[/°C]的基準(zhǔn)電壓，電壓抑制比在-80～

-70 dB，且隨著頻率升高在103 Hz左右迅速下降，難以達(dá)到逆變器電路要求。本文采用無錫上華1 μm、700 V高壓CMOS工藝進(jìn)行設(shè)計(jì)與仿真，通過推導(dǎo)分析基準(zhǔn)電壓源電壓抑制比的影響因數(shù)，對核心電路進(jìn)行了改進(jìn)并設(shè)計(jì)了一個(gè)高開環(huán)放大倍數(shù)，高電源抑制比的放大器，以減小溫度系數(shù)并提高基準(zhǔn)電壓源的電壓抑制比。此基準(zhǔn)電壓源的溫度系數(shù)達(dá)到8 ppm/℃，交流低頻電壓抑制比達(dá)到-112 dB，并在中高頻都能保持較高的電壓抑制比。

1 改進(jìn)的基準(zhǔn)電壓源電路

利用雙極晶體管[Vbe]電壓的負(fù)溫度系數(shù)和不同電流密度偏置下兩個(gè)雙極晶體管電壓差[Vbe]產(chǎn)生的正溫度系數(shù)特性，可以獲得零溫度系數(shù)基準(zhǔn)電壓[2]。如圖1所示，是經(jīng)過改進(jìn)的帶隙基準(zhǔn)電壓源核心電路。使用兩個(gè)雙極晶體管并聯(lián)來消除放大器失配的影響，用共源共柵電流源來保持每個(gè)支路的電流有相同的溫度系數(shù)，并且利用共源共柵的電壓屏蔽特性來解決因MOS管溝道長度調(diào)制所產(chǎn)生的對電源電壓的依賴性[2?3]。

如圖1所示，放大器工作在深度負(fù)反饋下，以保持[Va]和[Vb]相等，即[Va=Vb]，同時(shí)[Va=2Vbe]，[Vb=2Vbe3+IR2]，可得到：

當(dāng)T=300 K時(shí)，[?VBE?T=-1.5 mV/K]，[?VT?T=+][0.087 mV/K]。此時(shí)，令雙極晶體管Q3，Q4的發(fā)射極面積為Q1，Q2的N倍，I1，I2的電流為I3，I4的M倍，再適當(dāng)選取[R1]，[R2]的值，使[lnIC2AE3IS3AE2（1+R1R2）=1.5 mV/K0.087 mV/K≈17.2，]則可得到零溫度系數(shù)輸出電壓[Vref]。

2 電源電壓抑制比分析

啟動(dòng)電路和偏置電路對基準(zhǔn)電壓源的電源抑制比不產(chǎn)生影響，電源電壓抑制比只與放大器和帶隙基準(zhǔn)核心電路有關(guān)，對于這兩部分的結(jié)構(gòu)如圖2所示。

其中，[A1（s）]為放大器輸入到輸出的傳遞函數(shù)，即放大器的開環(huán)放大倍數(shù)，[V1]為放大器的輸出，[Add（s）]為電源電壓對放大器輸出[V1]的傳遞函數(shù)，[A2_va（s）]，[A2_vref（s）]分別為放大器的輸出[V1]到端點(diǎn)a，[Vref]的傳遞函數(shù)，[Add_va（s）]，[Add_vref（s）]為其相對應(yīng)電源電壓[Vdd]到a，[Vref]端的傳遞函數(shù)，[A3（s）]為[Vref]端到b的傳遞函數(shù)。

想要得到高電壓抑制比的帶隙基準(zhǔn)電壓源，除調(diào)整帶隙基準(zhǔn)核心電路器件參數(shù)外，還需要設(shè)計(jì)高開環(huán)增益、高電壓抑制比的放大器，即[A1（0）]要大，[Add（0）]要小。

3 帶隙基準(zhǔn)源設(shè)計(jì)

為了得到高電源抑制比的帶隙基準(zhǔn)源，設(shè)計(jì)如圖3所示的帶隙基準(zhǔn)電壓源電路。其中M1?M8及Q1?Q4組成帶隙基準(zhǔn)電路，M9?M32為本文設(shè)計(jì)的高開環(huán)增益、高電壓抑制比的放大器。M23?M32構(gòu)成運(yùn)算放大器電路。為了提高增益采用兩級放大。第一級為差分放大，使用共源共柵結(jié)構(gòu)作為負(fù)載來提高增益。第二級采用共源級放大以繼續(xù)提高增益，同時(shí)也擴(kuò)展輸出擺幅。C1為米勒電容，它使放大器的高頻極點(diǎn)遠(yuǎn)離主要極點(diǎn)，保持放大器穩(wěn)定工作，同時(shí)引入M30進(jìn)行超前補(bǔ)償，使放大器有足夠的相位裕度。M9?M22構(gòu)成偏置電路。因?yàn)槭褂霉苍垂矕沤Y(jié)構(gòu)會限制輸出擺幅，偏置電壓的設(shè)計(jì)應(yīng)盡量使共源共柵的每個(gè)MOS管都處于飽和區(qū)邊緣，以使輸出擺幅達(dá)到最大。所以設(shè)計(jì)的偏置電路采用寬幅電流鏡來替代普通的電流鏡，其提供的偏置電壓能使共源共柵的每個(gè)MOS管都處于飽和區(qū)的邊緣。圖4中M9?M12和M20構(gòu)成一個(gè)PMOS的寬幅電流源，M13?M16和M19構(gòu)成一個(gè)NMOS寬幅電流源，M17，M18，M21，M22構(gòu)成偏置電流環(huán)。

M33?M36構(gòu)成啟動(dòng)電路。當(dāng)電路中所有電流都為零時(shí)，M36處于截止?fàn)顟B(tài)，M33，M34的柵極為高電平，使其導(dǎo)通，啟動(dòng)電路。當(dāng)電路啟動(dòng)后，M36導(dǎo)通將拉低M33，M34的柵極電壓，使它們關(guān)斷，從而不再影響電路。

如上文所述的設(shè)計(jì)可得到高開環(huán)增益的放大器，對于高電壓抑制比的設(shè)計(jì)如下。對于兩級放大器的電源電壓抑制比，文獻(xiàn)[5]給出了影響放大器電源抑制比的因素，在低頻時(shí)[Add≈1]，主要的影響因素為差分輸入級尾電流的偏置電壓[Vbias]隨電源電壓[Vdd]變化而引起的電流變化會使電源抑制比下降。所以在偏置電路的設(shè)計(jì)時(shí)要保證[Vbias]不受電源電壓影響。對于偏置電路有[ID15=ID16]，

通過所設(shè)計(jì)的偏置電路使M16的跨導(dǎo)只有幾何比例和R0決定，與電源電壓、工藝參數(shù)、溫度等無關(guān)，且與M16在同一個(gè)偏置網(wǎng)絡(luò)中的所有晶體管的跨導(dǎo)都會保持穩(wěn)定。這樣對于M23的[VGS]就可以保持不隨電源電壓變化，同時(shí)在設(shè)計(jì)時(shí)，適當(dāng)增大M23的L，可增大M23的輸出電阻，也可有效抑制電源電壓的影響，這樣可以保持尾電流不變，解決放大器在低頻時(shí)隨電源變化電源抑制比降低的問題。

4 電路仿真和測試

本次設(shè)計(jì)在5 V電源電壓下，利用Cadence SPECTRE工具對基準(zhǔn)電壓源進(jìn)行電路仿真。圖4是基準(zhǔn)電壓源的溫度特性曲線，在-45～100 ℃的溫度范圍內(nèi)，基準(zhǔn)電壓變化幅度為0.002 8 V，溫度系數(shù)為8 ppm/℃。

圖5是基準(zhǔn)電壓源交流電源電壓抑制比仿真曲線。在中低頻部分的電源電壓抑制比可以達(dá)到-112 dB。帶隙基準(zhǔn)電壓源的測試結(jié)果如表1所示。

5 結(jié) 語

本文使用1 μm，700 V高壓COMS工藝，通過對基準(zhǔn)電壓源進(jìn)行建模分析，設(shè)計(jì)了一種高開環(huán)放大倍數(shù)和電源電壓抑制比的放大器，從而得到了在中低頻下高電源電壓抑制比的基準(zhǔn)電壓源。在5 V電源電壓供電情況下，該電路輸出基準(zhǔn)電壓為2.394 V，溫度系數(shù)8 ppm/℃，電源電壓抑制比可達(dá)到-112 dB。

表1 帶隙基準(zhǔn)電壓源測試結(jié)果

參考文獻(xiàn)

[1] 應(yīng)建華，陳嘉，王潔.低功耗、高電源抑制比基準(zhǔn)電壓源的設(shè)計(jì)[J].半導(dǎo)體學(xué)報(bào)，2007，28（6）：975?979.

[2] JOHNS D A， MARTIN K. Analog integrated circuit design [M]. 北京：機(jī)械工業(yè)出版社，2005.

[3] 張朵云.高電源抑制CMOS基準(zhǔn)源的設(shè)計(jì)[D].南京：東南大學(xué)，2006.

[4] SUN N， SOBOT R. A low?power low?voltage bandgap reference in CMOS [C]// Proceedings of 2010 23rd Canadian Conference on Electrical and Computer Engineering. Calgary， Canada： [s.n.]， 2010： 1?5.

[5] 周瑋，吳貴能，李儒章.一種高電源抑制比CMOS運(yùn)算放大器[J].微電子學(xué)，2009，39（3）：340?343.

[6] VAJPAYEE P， SHRIVASTAVA A. Wide output swing inverter fed modified regulated cascode amplifier for analog and mixed?signal [C]// Proceedings of TENCON 2009 IEEE Region 10 Conference. Singapore： IEEE， 2009： 1?5.

[7] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器的設(shè)計(jì)[J].微電子學(xué)，2012，42（2）：146?149.

[8] HEYDARI B， REYNAERT P. A 60 GHz 90 nm CMOS cascode amplifier with interstage matching [C]// Proceedings of Microwave Integrated Circuit Conference. Munich， Germany： [s.n.]， 2007： 88?91.

[9] 周永峰，戴慶元，林剛磊.一種用于CMOS A/D轉(zhuǎn)換器的帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2009，39（2）：25?33.

[10] 史侃俊，許維勝，余有靈.CMOS帶隙基準(zhǔn)電壓源中的曲率矯正方法[J].現(xiàn)代電子技術(shù)，2006，29（5）：113?116.

通過所設(shè)計(jì)的偏置電路使M16的跨導(dǎo)只有幾何比例和R0決定，與電源電壓、工藝參數(shù)、溫度等無關(guān)，且與M16在同一個(gè)偏置網(wǎng)絡(luò)中的所有晶體管的跨導(dǎo)都會保持穩(wěn)定。這樣對于M23的[VGS]就可以保持不隨電源電壓變化，同時(shí)在設(shè)計(jì)時(shí)，適當(dāng)增大M23的L，可增大M23的輸出電阻，也可有效抑制電源電壓的影響，這樣可以保持尾電流不變，解決放大器在低頻時(shí)隨電源變化電源抑制比降低的問題。

4 電路仿真和測試

本次設(shè)計(jì)在5 V電源電壓下，利用Cadence SPECTRE工具對基準(zhǔn)電壓源進(jìn)行電路仿真。圖4是基準(zhǔn)電壓源的溫度特性曲線，在-45～100 ℃的溫度范圍內(nèi)，基準(zhǔn)電壓變化幅度為0.002 8 V，溫度系數(shù)為8 ppm/℃。

圖5是基準(zhǔn)電壓源交流電源電壓抑制比仿真曲線。在中低頻部分的電源電壓抑制比可以達(dá)到-112 dB。帶隙基準(zhǔn)電壓源的測試結(jié)果如表1所示。

5 結(jié) 語

本文使用1 μm，700 V高壓COMS工藝，通過對基準(zhǔn)電壓源進(jìn)行建模分析，設(shè)計(jì)了一種高開環(huán)放大倍數(shù)和電源電壓抑制比的放大器，從而得到了在中低頻下高電源電壓抑制比的基準(zhǔn)電壓源。在5 V電源電壓供電情況下，該電路輸出基準(zhǔn)電壓為2.394 V，溫度系數(shù)8 ppm/℃，電源電壓抑制比可達(dá)到-112 dB。

表1 帶隙基準(zhǔn)電壓源測試結(jié)果

參考文獻(xiàn)

[1] 應(yīng)建華，陳嘉，王潔.低功耗、高電源抑制比基準(zhǔn)電壓源的設(shè)計(jì)[J].半導(dǎo)體學(xué)報(bào)，2007，28（6）：975?979.

[2] JOHNS D A， MARTIN K. Analog integrated circuit design [M]. 北京：機(jī)械工業(yè)出版社，2005.

[3] 張朵云.高電源抑制CMOS基準(zhǔn)源的設(shè)計(jì)[D].南京：東南大學(xué)，2006.

[4] SUN N， SOBOT R. A low?power low?voltage bandgap reference in CMOS [C]// Proceedings of 2010 23rd Canadian Conference on Electrical and Computer Engineering. Calgary， Canada： [s.n.]， 2010： 1?5.

[5] 周瑋，吳貴能，李儒章.一種高電源抑制比CMOS運(yùn)算放大器[J].微電子學(xué)，2009，39（3）：340?343.

[6] VAJPAYEE P， SHRIVASTAVA A. Wide output swing inverter fed modified regulated cascode amplifier for analog and mixed?signal [C]// Proceedings of TENCON 2009 IEEE Region 10 Conference. Singapore： IEEE， 2009： 1?5.

[7] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器的設(shè)計(jì)[J].微電子學(xué)，2012，42（2）：146?149.

[8] HEYDARI B， REYNAERT P. A 60 GHz 90 nm CMOS cascode amplifier with interstage matching [C]// Proceedings of Microwave Integrated Circuit Conference. Munich， Germany： [s.n.]， 2007： 88?91.

[9] 周永峰，戴慶元，林剛磊.一種用于CMOS A/D轉(zhuǎn)換器的帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2009，39（2）：25?33.

[10] 史侃俊，許維勝，余有靈.CMOS帶隙基準(zhǔn)電壓源中的曲率矯正方法[J].現(xiàn)代電子技術(shù)，2006，29（5）：113?116.

通過所設(shè)計(jì)的偏置電路使M16的跨導(dǎo)只有幾何比例和R0決定，與電源電壓、工藝參數(shù)、溫度等無關(guān)，且與M16在同一個(gè)偏置網(wǎng)絡(luò)中的所有晶體管的跨導(dǎo)都會保持穩(wěn)定。這樣對于M23的[VGS]就可以保持不隨電源電壓變化，同時(shí)在設(shè)計(jì)時(shí)，適當(dāng)增大M23的L，可增大M23的輸出電阻，也可有效抑制電源電壓的影響，這樣可以保持尾電流不變，解決放大器在低頻時(shí)隨電源變化電源抑制比降低的問題。

4 電路仿真和測試

本次設(shè)計(jì)在5 V電源電壓下，利用Cadence SPECTRE工具對基準(zhǔn)電壓源進(jìn)行電路仿真。圖4是基準(zhǔn)電壓源的溫度特性曲線，在-45～100 ℃的溫度范圍內(nèi)，基準(zhǔn)電壓變化幅度為0.002 8 V，溫度系數(shù)為8 ppm/℃。

圖5是基準(zhǔn)電壓源交流電源電壓抑制比仿真曲線。在中低頻部分的電源電壓抑制比可以達(dá)到-112 dB。帶隙基準(zhǔn)電壓源的測試結(jié)果如表1所示。

5 結(jié) 語

本文使用1 μm，700 V高壓COMS工藝，通過對基準(zhǔn)電壓源進(jìn)行建模分析，設(shè)計(jì)了一種高開環(huán)放大倍數(shù)和電源電壓抑制比的放大器，從而得到了在中低頻下高電源電壓抑制比的基準(zhǔn)電壓源。在5 V電源電壓供電情況下，該電路輸出基準(zhǔn)電壓為2.394 V，溫度系數(shù)8 ppm/℃，電源電壓抑制比可達(dá)到-112 dB。

表1 帶隙基準(zhǔn)電壓源測試結(jié)果

參考文獻(xiàn)

[1] 應(yīng)建華，陳嘉，王潔.低功耗、高電源抑制比基準(zhǔn)電壓源的設(shè)計(jì)[J].半導(dǎo)體學(xué)報(bào)，2007，28（6）：975?979.

[2] JOHNS D A， MARTIN K. Analog integrated circuit design [M]. 北京：機(jī)械工業(yè)出版社，2005.

[3] 張朵云.高電源抑制CMOS基準(zhǔn)源的設(shè)計(jì)[D].南京：東南大學(xué)，2006.

[4] SUN N， SOBOT R. A low?power low?voltage bandgap reference in CMOS [C]// Proceedings of 2010 23rd Canadian Conference on Electrical and Computer Engineering. Calgary， Canada： [s.n.]， 2010： 1?5.

[5] 周瑋，吳貴能，李儒章.一種高電源抑制比CMOS運(yùn)算放大器[J].微電子學(xué)，2009，39（3）：340?343.

[6] VAJPAYEE P， SHRIVASTAVA A. Wide output swing inverter fed modified regulated cascode amplifier for analog and mixed?signal [C]// Proceedings of TENCON 2009 IEEE Region 10 Conference. Singapore： IEEE， 2009： 1?5.

[7] 朱治鼎，彭曉宏，呂本強(qiáng)，等.高性能折疊式共源共柵運(yùn)算放大器的設(shè)計(jì)[J].微電子學(xué)，2012，42（2）：146?149.

[8] HEYDARI B， REYNAERT P. A 60 GHz 90 nm CMOS cascode amplifier with interstage matching [C]// Proceedings of Microwave Integrated Circuit Conference. Munich， Germany： [s.n.]， 2007： 88?91.

[9] 周永峰，戴慶元，林剛磊.一種用于CMOS A/D轉(zhuǎn)換器的帶隙基準(zhǔn)電壓源[J].微電子學(xué)，2009，39（2）：25?33.

[10] 史侃俊，許維勝，余有靈.CMOS帶隙基準(zhǔn)電壓源中的曲率矯正方法[J].現(xiàn)代電子技術(shù)，2006，29（5）：113?116.