王文林，李 揚(yáng)，陳 濤，李明達(dá)

（中國(guó)電子科技集團(tuán)公司第46研究所，天津 300220）

快速恢復(fù)外延二極管用硅外延片的工藝研究

王文林，李 揚(yáng)，陳 濤，李明達(dá)

（中國(guó)電子科技集團(tuán)公司第46研究所，天津 300220）

利用化學(xué)氣相沉積方法制備所需硅外延層，通過(guò)FTIR（傅里葉變換紅外線光譜分析）、C-V（電容-電壓測(cè)試）、SRP（擴(kuò)展電阻技術(shù)）等多種測(cè)試方法獲取外延層的幾何參數(shù)、電學(xué)參數(shù)以及過(guò)渡區(qū)形貌。詳細(xì)研究了本征層生長(zhǎng)工藝與外延層厚度分布、電阻率分布以及過(guò)渡區(qū)形貌之間的對(duì)應(yīng)關(guān)系。采用該優(yōu)化設(shè)計(jì)的硅外延材料，成功提高了FRED器件的性能與成品率。

快恢復(fù)二極管；硅外延片；本征層生長(zhǎng)；過(guò)渡區(qū)

1 引言

隨著高頻大功率半導(dǎo)體器件研發(fā)和制造技術(shù)的快速發(fā)展，其在電子電路中的應(yīng)用越來(lái)越多樣化，尤以IGBT（絕緣柵雙極型晶體管）、VDMOS（垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管）為代表的功率開關(guān)器件在生活中的應(yīng)用愈加廣泛和深入，其需求量十分巨大[1~2]。隨著開關(guān)器件的工作頻率和性能的不斷提高，采用快速恢復(fù)外延二極管（Fast Recovery Epitaxial Diode，F(xiàn)RED）與之配套，可以避免主開關(guān)器件的電熱擊穿，進(jìn)而提高了器件的可靠性和使用壽命。因此對(duì)其快速開通和高速關(guān)斷能力提出了越來(lái)越嚴(yán)格的要求，同樣也面臨著巨大的挑戰(zhàn)[3]。采用肖特基勢(shì)壘二極管雖具有極低的通態(tài)壓降和反向恢復(fù)時(shí)間，但因耐壓普遍低于200 V而難以在高壓領(lǐng)域應(yīng)用[4]。而采用PIN結(jié)構(gòu)的FRED，其耐壓值最高可達(dá)幾千伏，反向恢復(fù)時(shí)間可低于30 ns，已在脈寬調(diào)制器、變頻調(diào)速器、超聲波電源以及各種開關(guān)電源等電子電路中發(fā)揮著重要的作用，并向更短反向恢復(fù)時(shí)間、更大電流容量、更快開關(guān)速度、更低導(dǎo)通電壓以及更高工作電壓的方向發(fā)展[5]。因此FRED器件的研究開發(fā)和應(yīng)用將極大推動(dòng)新型高頻大功率半導(dǎo)體器件的快速發(fā)展，受到了國(guó)內(nèi)外多所研究機(jī)構(gòu)的高度重視和積極參與，具有十分重要的現(xiàn)實(shí)意義[4~6]。

目前硅材料仍是制備FRED的關(guān)鍵基礎(chǔ)材料，這主要源于硅材料儲(chǔ)量豐富、價(jià)格低廉、工藝簡(jiǎn)單。硅基PIN結(jié)構(gòu)FRED的典型剖面圖如圖1所示，主要由重?fù)诫s的陽(yáng)極P+擴(kuò)散層、本征I區(qū)以及重?fù)诫s的陰極N+襯底三部分組成[7]。中間I基區(qū)通常由低摻雜的N-外延層代替，具有很高的電阻率。相對(duì)于雙擴(kuò)散片，使用外延片作為基片可以使FRED器件展現(xiàn)更好的一致性、更高的耐壓性能、更快的恢復(fù)時(shí)間以及更低的正向壓降。

圖1 FRED典型剖面結(jié)構(gòu)示意圖

外延層質(zhì)量的好壞直接影響到器件的性能、成品率和可靠性。隨著器件小型化和集成度的提高，對(duì)高質(zhì)量的硅外延片的需求也愈發(fā)迫切。目前國(guó)內(nèi)功率FRED器件常用硅外延片的直徑為127 mm、152.4 mm，隨著外延片表面積的增大，表面顆粒、結(jié)晶質(zhì)量、外延層厚度和電阻率參數(shù)及其均勻性的嚴(yán)格控制技術(shù)尤為關(guān)鍵。為承受高反向電壓，PN結(jié)的耗盡層主要位于N-外延層。同時(shí)在外延層參數(shù)設(shè)計(jì)時(shí)不僅需要考慮滿足擊穿電壓的要求，還要盡量降低反向漏電流。為保證器件的性能、成品率和可靠性，通常要求外延層電阻率和厚度的徑向偏差盡可能小，并具有極低的表面顆粒和晶格缺陷密度。此外，外延層與硅襯底接觸形成的過(guò)渡區(qū)結(jié)構(gòu)應(yīng)平滑、陡峭，同時(shí)過(guò)渡區(qū)寬度應(yīng)盡量縮短以降低導(dǎo)通電阻。相反，過(guò)寬的過(guò)渡區(qū)會(huì)嚴(yán)重降低外延層的有效厚度，減小外延片的擊穿電壓，增加參數(shù)的控制難度，進(jìn)而造成器件成品率的下降。

目前普遍認(rèn)為采用CVD（化學(xué)氣相沉積）技術(shù)在重?fù)紸s的硅襯底上制備均勻分布的高阻外延層較為困難[9]，這是由于兩個(gè)原因造成的：（1）FRED用外延片的外延層摻雜濃度（~l014cm-3）與襯底的摻雜濃度（~l019cm-3）相差5個(gè)數(shù)量級(jí)，襯底向外延層的固態(tài)擴(kuò)散成為影響外延層過(guò)渡區(qū)寬度的主要因素；（2）外延生長(zhǎng)時(shí)的氣相自摻雜效應(yīng)也會(huì)使襯底與外延層界面處的雜質(zhì)濃度過(guò)高，造成邊界層加寬，減少了外延層的有效厚度。現(xiàn)有研究表明，在外延生長(zhǎng)初期先高溫淀積本征層可顯著改善過(guò)渡區(qū)結(jié)構(gòu)，尤其可以明顯降低厚外延層生長(zhǎng)時(shí)的縱向擴(kuò)散效應(yīng)[8]。本文通過(guò)調(diào)節(jié)本征層生長(zhǎng)工藝，有效阻止了襯底雜質(zhì)從表面、背面和邊緣處的逸出及向外延層的擴(kuò)散，減弱了縱向自摻雜效應(yīng)，最終使過(guò)渡區(qū)結(jié)構(gòu)達(dá)到理想效果，并滿足器件使用要求。

2 工藝試驗(yàn)

2.1外延設(shè)備

本文沉積硅外延層的設(shè)備為PE-2061S型常壓桶式外延爐，基本結(jié)構(gòu)如圖2所示。該外延爐采用高頻感應(yīng)的加熱方式，具有維護(hù)簡(jiǎn)單、生產(chǎn)效率高的特點(diǎn)，尤其適合厚外延層的生長(zhǎng)。外延爐內(nèi)以立式桶狀高純石墨基座作為加熱感應(yīng)體，由8個(gè)中心對(duì)稱的正梯形側(cè)面組成，每個(gè)側(cè)面分三排，共可放置24片127 mm硅拋光片?；男D(zhuǎn)速度設(shè)定為4 r/min。

圖2 外延爐結(jié)構(gòu)示意圖

2.2襯底材料與外延結(jié)構(gòu)

為滿足FRED器件的指標(biāo)要求，本文選用高質(zhì)量的進(jìn)口硅襯底進(jìn)行外延生長(zhǎng)，以期得到高質(zhì)量的外延片。襯底材料選用重?fù)紸s的N型單晶硅拋光片，其直徑為125 mm，晶向?yàn)?111>，晶向偏離度為4.0°±0.5°，厚度為525±15 μm，電阻率小于0.003 Ω·cm，徑向電阻率變化≤15%。本工藝制備的外延層導(dǎo)電類型為N型，直徑為125 mm，厚度設(shè)計(jì)為38±2.0 μm，徑向厚度變化≤3%，電阻率設(shè)計(jì)為18±2.0 Ω·cm，表面徑向電阻率變化≤5%。

2.3工藝技術(shù)

本文采用常壓外延工藝，反應(yīng)室壓力維持在0.1 MPa。同時(shí)結(jié)合多晶硅質(zhì)量轉(zhuǎn)移技術(shù)，即在外延生長(zhǎng)之前用高純度HCl在高溫下對(duì)石墨基座進(jìn)行腐蝕處理，以去除基座表面殘余的沉積物。為了進(jìn)一步抑制基座上的雜質(zhì)向外揮發(fā)，本文采用高純度三氯氫硅（SiHCl3）作為硅源，在石墨基座表面淀積一層20 μm厚的非摻雜多晶硅。隨后，將襯底緊貼放置在包硅處理后的基座片坑內(nèi)。在外延生長(zhǎng)中，先采用3 L/min的高純HC1進(jìn)行5~10 min的氣相拋光，隨后在H2氣氛下對(duì)襯底進(jìn)行1 130 ℃的高溫烘焙，烘焙時(shí)間為3 min，以去除硅襯底表面的殘留雜質(zhì)，得到的潔凈表面可滿足外延生長(zhǎng)對(duì)晶格質(zhì)量的要求。同時(shí)基座表面上的多晶硅向襯底背面遷移，阻止了背面雜質(zhì)的進(jìn)一步蒸發(fā)，完成自背封效應(yīng)。該效應(yīng)減少了自摻雜的影響，可以使外延層電阻率的均勻性得到良好的控制。外延生長(zhǎng)中采用的反應(yīng)氣體為SiHCl3和H2，起主要載氣作用的H2經(jīng)純化后的純度為99.999 99%，作為硅源的SiHCl3純度為99.95%，其本征電阻率高于1 000 Ω·cm。由于SiHCl3常溫下為液態(tài)，采用H2鼓泡的形式成為氣態(tài)進(jìn)入反應(yīng)室。襯底表面發(fā)生的主要化學(xué)反應(yīng)為[10]：

采用兩步外延生長(zhǎng)工藝進(jìn)行所需外延層的生長(zhǎng)。第一步外延生長(zhǎng)是在硅拋光表面生長(zhǎng)近本征層，對(duì)襯底片表面及邊緣進(jìn)行包封處理。采用的工藝參數(shù)如下：生長(zhǎng)溫度設(shè)定為1 130 ℃，H2流量設(shè)定為320 L/min，硅源流量設(shè)定為15 L/min。為研究本征生長(zhǎng)工藝對(duì)外延層表面質(zhì)量、幾何參數(shù)和電學(xué)參數(shù)的影響，本文將近本征層生長(zhǎng)工藝的時(shí)間分別設(shè)定為1 min、2 min和3 min。近本征層生長(zhǎng)結(jié)束后，采用320 L/min的高流量H2對(duì)反應(yīng)室吹掃5 min，使雜質(zhì)濃度降到最低，從而減小了外延生長(zhǎng)的自摻雜效應(yīng)。

第二步外延生長(zhǎng)即在生長(zhǎng)有近本征外延層的表面繼續(xù)生長(zhǎng)一層電阻率和厚度符合器件要求的摻雜外延層。生長(zhǎng)溫度設(shè)定為1 130 ℃，H2流量設(shè)定為320 L/min，硅源流量設(shè)定為28 L/min，生長(zhǎng)速率控制在1.1 μm/min，直至預(yù)定的外延厚度為止。選用合適的生長(zhǎng)溫度和生長(zhǎng)速率以保證外延片表面質(zhì)量的同時(shí)維持較高的生產(chǎn)效率。外延生長(zhǎng)時(shí)摻雜劑采用PH3，流量設(shè)定為33.7 sccm。

3 實(shí)驗(yàn)結(jié)果及分析

本文選取基座固定位置的外延片進(jìn)行表面質(zhì)量、幾何參數(shù)和電學(xué)參數(shù)的測(cè)試。對(duì)本征生長(zhǎng)時(shí)間分別為1 min、2 min和3 min的硅外延片，對(duì)應(yīng)命名為1#、2#和3#樣品。外延層的表面質(zhì)量采用CMM-70E金相顯微鏡觀測(cè)。外延層厚度利用Nicolet 6700傅里葉變換紅外光譜儀（FTIR）測(cè)量，分辨率為0.001 μm。測(cè)試位置選取硅片的中心點(diǎn)及4個(gè)距邊緣10 mm的測(cè)試點(diǎn)，如圖3所示，外延層厚度測(cè)試結(jié)果如表1所示。外延層的表面電阻率利用SSM 495汞探針C-V測(cè)試儀同樣進(jìn)行5點(diǎn)法測(cè)試，分辨率為0.000 1 Ω·cm，測(cè)試結(jié)果如表2所示。對(duì)于本文制備的N型外延層，C-V測(cè)試前需在表面生長(zhǎng)極薄且致密的氧化層。具體方法為：樣品首先在20%濃度的HF溶液中浸泡3 min以除去表面的自然氧化層，然后把樣品置于85 ℃下濃度為15%的H2O2溶液，浸泡10 min后取出。

圖3 外延片的測(cè)試位置

采用金相顯微鏡觀測(cè)到硅外延片的表面平滑、光亮，其表面無(wú)霧、劃道、沾污、層錯(cuò)、崩邊、裂紋、桔皮及滑移線等缺陷。根據(jù)表1和表2所示的參數(shù)結(jié)果，獲得的各測(cè)試片的厚度不均勻性小于1%，電阻率不均勻性小于2%，完全滿足FRED器件的制作要求。同時(shí)表2表明隨著本征生長(zhǎng)時(shí)間的有效延長(zhǎng)，電阻率的不均勻性明顯開始降低，當(dāng)本征生長(zhǎng)時(shí)間到達(dá)3 min時(shí)，不均勻性可低于1%。因此延長(zhǎng)本征生長(zhǎng)時(shí)間可顯著改善外延層表面電阻率的均勻性。

表1 不同本征生長(zhǎng)時(shí)間的測(cè)試片厚度

利用SRP 2000型擴(kuò)展電阻測(cè)試儀分析了外延片的縱向載流子分布。根據(jù)國(guó)際半導(dǎo)體設(shè)備和材料協(xié)會(huì)（SEMI）標(biāo)準(zhǔn)，本文對(duì)過(guò)渡區(qū)寬度的定義為：襯底載流子濃度的90%所對(duì)應(yīng)的厚度至外延層載流子濃度的110%所對(duì)應(yīng)的厚度。

圖4所示為本征生長(zhǎng)工藝分別為1 min、2 min和3 min時(shí)獲得的外延層摻雜濃度縱向分布曲線。圖中1#、2#、3#樣品的過(guò)渡區(qū)寬度經(jīng)測(cè)試分別為3.11 μm、2.56 μm和2.03 μm，均可滿足FRED用外延片的技術(shù)要求。而不同規(guī)格樣品過(guò)渡區(qū)寬度之間的差異主要來(lái)源于自摻雜效應(yīng)，因而強(qiáng)烈影響了外延層縱向載流子濃度分布的均勻性。圖中3#樣品的襯底與外延層界面處的過(guò)渡區(qū)寬度最窄，這是由于本征生長(zhǎng)時(shí)間的有效延長(zhǎng)顯著減少了外延生長(zhǎng)過(guò)程的自摻雜效應(yīng)，載流子濃度梯度變化更加陡直，減小了過(guò)渡區(qū)的寬度。

利用以上三種規(guī)格的硅外延片制備的FRED器件經(jīng)廠商測(cè)試，其反向擊穿電壓（VR）和反向漏電流（IR）的測(cè)試結(jié)果如表3所示。各規(guī)格外延片均可滿足FRED器件的要求，其中3#樣品由于片內(nèi)電阻率及厚度參數(shù)一致性更好，使其擊穿壓降和漏電流的分布更加均勻，因而最終提高了FRED器件的性能與成品率。

圖4 外延層的縱向載流子分布

表2 不同本征生長(zhǎng)時(shí)間的測(cè)試片的表面電阻率

表3 不同規(guī)格外延片制備的FRED器件的擊穿電壓（VR）和漏電流（IR）測(cè)試值

4 結(jié)論

本文主要研究了快速恢復(fù)外延二極管用硅外延片的制備方法，主要通過(guò)調(diào)節(jié)本征生長(zhǎng)工藝的方法，有效地降低了自摻雜效應(yīng)，改善了電阻率分布的不均勻性，同時(shí)縮短了過(guò)渡區(qū)的寬度。現(xiàn)已成功地研制出滿足器件所需的硅外延材料，外延層晶體結(jié)構(gòu)完整，厚度不均勻性<1%，電阻率不均勻性<1%，過(guò)渡區(qū)寬度<3 μm，進(jìn)而有效提高了FRED器件的性能與成品率。

[1] 薛兵. 功率VDMOS用硅外延材料的制備[J]. 甘肅科技，2011，27（6）：9-10.

[2] 馬林寶，顧愛(ài)軍. 功率VDMOS器件用硅外延材料研制[J]. 電子與封裝，2011，11（9）：38-42.

[3] 韋文生，戴瑜興，張正江，等. PIN型快速恢復(fù)二極管的研究與應(yīng)用[J]. 材料導(dǎo)報(bào)，2012，26（10）：17-20.

[4] 張海濤，張斌. 大功率快速軟恢復(fù)二極管概述[J]. 半導(dǎo)體情報(bào)，2001，38（3）：1-8.

[5] 尹啟堂，李玉柱，安濤，等. 雙基區(qū)大功率快恢復(fù)二極管的研究[J]. 半導(dǎo)體技術(shù)，2010，35（2）：129-132.

[6] J Vobecky, V Komarnitskyy, V Zahlava. Molybdenum and low-temperature annealing of a silicon power P-i-N diode [J]. Microelectronics Reliability, 2011, 51: 566-571.

[7] S M Kang, T J Eom, S J Kim, et al. Reverse recovery characteristics and defect distribution in an electronirradiated silicon p–n junction diode [J]. Materials Chemistry and Physics, 2004, 84：187-191.

[8] 王海紅，高翔. 外延參數(shù)穩(wěn)定性控制方法[J]. 電子與封裝，2014，14（4）：38-41.

[9] 徐非. 功率VDMOS器件用N/N+型外延層過(guò)渡區(qū)的研究[J]. 科技創(chuàng)新導(dǎo)報(bào)，2013，31：26.

[10] 王文林，閆鋒，李楊，等. CVD法制備高質(zhì)量硅外廷片的工藝研究[J]. 科技信息，2013：435-437.

The Research of the Process on the Silicon Epitaxial Wafers Used for the Fast Recovery Epitaxial Diodes

WANG Wenlin, LI Yang, CHEN Tao, LI Mingda
（China Electronics Technology Group Corporation No.46Research Institute,Tianjin300220,China）

Using the method of chemical vapor deposition（CVD）, the required silicon epitaxial layer was prepared, and the geometry parameter, the electricity parameter as well as the transition region morphology was analyzed by using some testing methods such as FTIR（Fourier-Transform Infrared Spectrophotometry）,C-V, SRP（spreading resistance profile）and so on. The relationship between the intrinsic layer growth process and the thickness distribution, resistivity distribution as well as transition topography of epitaxial layer was studied in detail. With the optimized design of silicon epitaxial material in the paper, the performance and yield of FRED were successfully improved.

fast recovery diode; silicon epitaxial wafer; growth of intrinsic layer; transition region

TN304

A

1681-1070（2014）11-0037-04

王文林（1960—），男，天津人，高級(jí)工程師，現(xiàn)在中國(guó)電子科技集團(tuán)公司第46研究所工作，主要從事硅外延工藝技術(shù)的研究和產(chǎn)品開發(fā)。

2014-08-07