黃勇　覃昉　葛軼

摘 要： 針對(duì)聲吶多波束掃描成像系統(tǒng)的特點(diǎn)，設(shè)計(jì)了以FPGA為核心處理器，以多片THS1206模/數(shù)轉(zhuǎn)換器為采集芯片的多通道數(shù)據(jù)采集系統(tǒng)，解決對(duì)12路數(shù)據(jù)的同步高速采集問題，方案外圍電路結(jié)構(gòu)簡(jiǎn)單可靠，易于擴(kuò)展，設(shè)計(jì)的水下數(shù)據(jù)采集系統(tǒng)速度快、功耗低、精度高，可同時(shí)采集多路水下信號(hào)。對(duì)設(shè)計(jì)其他多通道數(shù)據(jù)采集與處理系統(tǒng)具有一定的參考價(jià)值。

關(guān)鍵詞： THS1206； 數(shù)據(jù)采集； FPGA； 以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)

中圖分類號(hào)： TN911?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）09?0047?03

0 引 言

水下聲吶多波束掃描成像系統(tǒng)是將各陣元輸出信號(hào)經(jīng)相移并加權(quán)，在期望的空間方位實(shí)現(xiàn)同相相加而形成波束，通過數(shù)字處理實(shí)現(xiàn)多個(gè)空間方位波束的相繼生成即形成多波束掃描[1]。聲吶多波束掃描的一個(gè)關(guān)鍵技術(shù)就是構(gòu)建對(duì)各陣元輸出信號(hào)的同步高速采集。本文針對(duì)一型水下多波束掃描成像系統(tǒng)，采用以FPGA為核處理器，以THS1206為采集芯片的多通道數(shù)據(jù)采集系統(tǒng)，可實(shí)現(xiàn)對(duì)12通道數(shù)據(jù)進(jìn)行同步高速采集與傳輸。

1 設(shè)計(jì)需求

將12通道聲吶基陣數(shù)據(jù)預(yù)處理后進(jìn)行同步采集、處理與傳輸，要求每個(gè)數(shù)據(jù)通道的最大采樣速率為1 MSPS，且12通道數(shù)據(jù)同時(shí)采集，A/D采集的分辨率為12位，采集的數(shù)據(jù)通過一系列波束掃描成像數(shù)字信號(hào)處理，將處理后的數(shù)據(jù)傳輸給計(jì)算機(jī)進(jìn)行圖像顯示。

2 系統(tǒng)總體結(jié)構(gòu)及功能

依據(jù)設(shè)計(jì)需求，數(shù)據(jù)采集芯片應(yīng)選用集成多個(gè)高速同步采集通道的A/D轉(zhuǎn)換器，采用TI公司的4通道12位模/數(shù)轉(zhuǎn)換器THS1206；控制A/D轉(zhuǎn)換器的微處理器必須有很強(qiáng)的數(shù)據(jù)處理能力，其采集信號(hào)的能力至少為12 MSPS，每個(gè)采樣值為12位分辨率，并且還需實(shí)時(shí)進(jìn)行波束掃描成像數(shù)字信號(hào)處理與傳輸，處理信息量相當(dāng)龐大，一般單片DSP處理器很難做到，而多片DSP協(xié)作處理又使硬件結(jié)構(gòu)和軟件控制復(fù)雜[2?3]，因此微處理器選用并行處理能力強(qiáng)大的FPGA用于數(shù)據(jù)采集與處理控制[4]；FPGA采用Altera公司的EP3C40F484；以太網(wǎng)傳輸系統(tǒng)為以ARM9為內(nèi)核的處理器S3C2410。系統(tǒng)總體結(jié)構(gòu)如圖1所示。

圖1實(shí)現(xiàn)了對(duì)12通道接收陣元數(shù)據(jù)進(jìn)行采集，因THS1206可同時(shí)對(duì)4個(gè)通道進(jìn)行采樣，因此，只需采用3片A/D芯片。A/D前端處理電路的作用是實(shí)現(xiàn)對(duì)信號(hào)的放大、衰減以及阻抗匹配，從而滿足ADC對(duì)輸入信號(hào)的要求。濾波網(wǎng)絡(luò)濾除高頻噪聲和工頻信號(hào)的干擾，增益控制通過FPGA給出的控制信號(hào)實(shí)現(xiàn)對(duì)模擬信號(hào)不同增益的放大處理。

圖1 數(shù)據(jù)采集系統(tǒng)總體結(jié)構(gòu)圖

系統(tǒng)上電后通過以太網(wǎng)傳輸系統(tǒng)將采樣頻率，通道選擇、增益控制等參數(shù)傳輸給FPGA，F(xiàn)PGA依據(jù)設(shè)置參數(shù)對(duì)各控制器件進(jìn)行配置，并為AD芯片提供同步采樣時(shí)鐘。

3 主要元器件

3.1 AD采集芯片

THS1206是針對(duì)雷達(dá)、圖像處理、通信等領(lǐng)域而推出的一款采用多級(jí)流水線結(jié)構(gòu)的12位高速A/D轉(zhuǎn)換器。其主要特點(diǎn)為[5]：4路單端同時(shí)輸入，或者2路差分輸入，或兩種形式共同存在；內(nèi)部集成了16字的FIFO；高轉(zhuǎn)換速率，最高轉(zhuǎn)換速率可達(dá)6 MSPS；低功耗，在5 V供電時(shí)為216 mW，有待機(jī)模式可供選擇；精度高，差分非線性誤差為±1LSB，積分非線性誤差為±1.5LSB；自動(dòng)掃描2，3，4路輸入，多路同時(shí)采樣和保持；高信號(hào)與噪聲加失真之和比（SINAD）；（8） 采用單5 V供電，可選取內(nèi)部基準(zhǔn)電壓（1.5 V和3.5 V）或外部基準(zhǔn)電壓。

THS1206的主要運(yùn)行參數(shù)通過控制內(nèi)部?jī)蓚€(gè)10位控制寄存器來完成，通過該芯片數(shù)據(jù)手冊(cè)可查找相應(yīng)規(guī)格說明。

3.2 FPGA芯片

EP3C40F484C6是美國Altera公司Cyclone Ⅲ系列中端FPGA芯片，外接50 MHz有源晶振，具有39 600個(gè)Les邏輯單元，1 134 Kb RAM，126個(gè)硬件乘法器和4個(gè)鎖相環(huán)。具有484個(gè)外部引腳，90%以上可作為通用IO使用。選用該芯片可使系統(tǒng)運(yùn)行速率更快，具有更多可用的用戶IO。

4 數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)

4.1 THS1206芯片電路接口

本方案THS1206器件采用5 V模擬供電和3.3 V數(shù)字供電，通過將外部引腳REFOUT與REFIN直接連接，以提供2.5 V參考電壓。為減少電壓波動(dòng)，AVDD、DVDD與BVDD引腳需連接阻容濾波網(wǎng)絡(luò)抑制供電雜波，REFOUT引腳也需下拉10 μF電容以抑制參考電壓波動(dòng)。

THS1206器件有4個(gè)模擬輸入端口，可進(jìn)行2路差分方式或4路單端方式，本方案采用4路單端輸入方式進(jìn)行AD采樣。由于輸入端口的電壓輸入范圍為1.5～3.5 V，輸入端需將雙極性信號(hào)進(jìn)行偏置以適應(yīng)其輸入，參考電壓轉(zhuǎn)化電路如圖2所示。模擬電路接口如圖3所示。

圖2 THS1206參考電壓轉(zhuǎn)化電路

圖3 THS1206接口電路圖

THS1206與FPGA接口電路簡(jiǎn)單，加之FPGA具有豐富的邏輯功能，THS1206控制引腳可直接與FPGA外部IO引腳連接。因采用FPGA同時(shí)對(duì)3片THS1206進(jìn)行控制，3片THS1206的CS0，CS1，DATA_AV引腳需分別與FPGA外部IO引腳一對(duì)一連接，而WR與CONV_CLK引腳可同時(shí)與FPGA對(duì)應(yīng)引腳連接。

4.2 FPGA邏輯設(shè)計(jì)

本論文采用外部時(shí)鐘模式，對(duì)12路數(shù)據(jù)進(jìn)行同步采樣，每路的采樣速率為1 MSPS；外部轉(zhuǎn)換時(shí)鐘由FPGA外部IO引腳輸出，該引腳同時(shí)連接3片THS1206的CONV_CLK引腳；每片THS1206的FIFO的觸發(fā)級(jí)為4，即每片THS1206采集4個(gè)數(shù)據(jù)發(fā)一次觸發(fā)信號(hào)DATA_AV，將第1片THS1206的DATA_AV引腳與FPGA對(duì)應(yīng)的外部IO引腳連接，另外2片THS1206的DATA_AV懸空；當(dāng)12路數(shù)據(jù)同步采集開始時(shí)，F(xiàn)PGA將檢測(cè)到第1片THS1206的DATA_AV引腳發(fā)送的觸發(fā)信號(hào)，表示數(shù)據(jù)轉(zhuǎn)換已完成，此時(shí)，F(xiàn)PGA開始從第1片THS1206到第3片THS1206的各通道依次獲取數(shù)據(jù)。

從THS1206的工作邏輯圖可以看出，對(duì)該芯片的使用主要可分為兩部分，其一按實(shí)際要求對(duì)芯片進(jìn)行初始化，其二是按初始化設(shè)計(jì)的工作模式完成信號(hào)采集，F(xiàn)PGA的時(shí)序設(shè)計(jì)過程中采用了CS0、W/R相結(jié)合的控制程序，讀寫時(shí)序圖分別如圖4，圖5所示。

圖4 THS1206采用CS0，W/R相結(jié)合的讀時(shí)序圖

圖5 THS1206采用CS0，W/R相結(jié)合的寫時(shí)序圖

圖6是通過Quartus Ⅱ自帶的Signal Ⅱ Logic Analyzer工具測(cè)試得到的時(shí)序圖，圖中在0號(hào)輸入通道上加入50 kHz信號(hào)，設(shè)置采用速率為1 MHz。

圖6 Signal Ⅱ Logic Analyzer工具測(cè)試得到的數(shù)據(jù)波形

4.3 以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)

AD采集的數(shù)據(jù)通過一系列掃描成像處理后，需將圖像數(shù)據(jù)輸送給計(jì)算機(jī)進(jìn)行處理，該數(shù)據(jù)傳輸功能由ARM核心板與網(wǎng)絡(luò)控制接口組成的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)完成。具體方法是：將FPGA進(jìn)行圖像處理后的數(shù)據(jù)發(fā)送到FPGA綜合的內(nèi)部異步FIFO，通過FIFO將數(shù)據(jù)發(fā)送給ARM以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)，通過該系統(tǒng)可將圖像數(shù)據(jù)轉(zhuǎn)為網(wǎng)絡(luò)數(shù)據(jù)發(fā)送計(jì)算機(jī)進(jìn)行處理。其中ARM以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)可采用市場(chǎng)比較成熟的模塊加以改進(jìn)，異步FIFO可采用QUARTUSII 的MegaWizard Plug?In Manager向?qū)Чぞ咦詣?dòng)生成。

5 問題及解決方式

筆者在調(diào)試該系統(tǒng)單片THS1206時(shí)，將接1號(hào)模擬輸入引腳的信號(hào)頻率設(shè)定為100 kHz的正弦波，2、3、4號(hào)模擬輸入引腳接地，將每個(gè)通道的采樣頻率設(shè)定為1 MHz，通過在線測(cè)試工具觀察采集信號(hào)波形，發(fā)現(xiàn)兩個(gè)常見問題：

（1） 1號(hào)通道采集的信號(hào)雜亂無章，并非正弦波形；

（2） 1號(hào)模擬通道采集的數(shù)據(jù)無規(guī)律地串到相鄰的2、3、4號(hào)通道。

分析問題（1），可能為THS1206參考電壓不穩(wěn)定所致，通過示波器測(cè)試輸出參考電壓REFOUT，發(fā)現(xiàn)其輸出電壓值為5 V脈沖波形，將該引腳下拉10 μF電容后，問題（1）解決，但問題（2）一直呈現(xiàn)，初步分析為讀THS1206的FIFO流水線出問題，在檢查FPGA讀寫時(shí)序與流程無誤的情況下，用示波器聯(lián)合測(cè)試CS0與W/R引腳，發(fā)現(xiàn)CS0選通時(shí)下拉為0電平的信號(hào)波形出現(xiàn)毛刺，可能由于PCB布板或EMI等原因引起，將CS0引腳下拉68 pF電容后問題（2）解決。

此外在調(diào)試過程中也發(fā)現(xiàn)與解決一些其他問題，總的來說，雖然FPGA編程控制時(shí)序與其他微處理器相比比較復(fù)雜，但只要FPGA控制的讀寫時(shí)序正確，調(diào)試THS1206中出現(xiàn)的問題多因硬件原因產(chǎn)生。

6 結(jié) 論

本論文以設(shè)計(jì)需求為出發(fā)點(diǎn)，介紹一種多通道同步高速數(shù)據(jù)采集系統(tǒng)，指出該系統(tǒng)設(shè)計(jì)過程中產(chǎn)生的問題及解決方法。該系統(tǒng)可實(shí)現(xiàn)12通道同步高速數(shù)據(jù)采集，經(jīng)測(cè)試每通道最大采集速率可達(dá)1.2 MSPS，此外，根據(jù)FPGA并行處理的特點(diǎn)，可根據(jù)需要增加或減少數(shù)據(jù)采集的通道，對(duì)于設(shè)計(jì)其他多通道數(shù)據(jù)采集與處理系統(tǒng)具有一定的參考價(jià)值。

參考文獻(xiàn)

[1] 田坦.聲吶技術(shù)[M].2版.哈爾濱：哈爾濱工程大學(xué)出版社，2010.

[2] 陳嵩銳.便攜式多波束測(cè)深儀多通道數(shù)據(jù)采集與處理系統(tǒng)[D].哈爾濱：哈爾濱工程大學(xué)，2005.

[3] 湯小為，湯俊，彭應(yīng)寧.數(shù)字陣列雷達(dá)并行信號(hào)處理算法及實(shí)現(xiàn)[J].信息與電子工程， 2009，7（4）：294?299.

[4] 方浩俊.聲吶信號(hào)實(shí)時(shí)處理板的研制[D].西安：西安電子科技大學(xué)，2007.

[5] Texas Instruments. THS1206 [R/OL]. [2013?01?16]. http：// www.docin.com/p?582721857.

[6] 李露，段新文.基于FPGA的高速數(shù)據(jù)采集卡的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（18）：146?148.

4.2 FPGA邏輯設(shè)計(jì)

本論文采用外部時(shí)鐘模式，對(duì)12路數(shù)據(jù)進(jìn)行同步采樣，每路的采樣速率為1 MSPS；外部轉(zhuǎn)換時(shí)鐘由FPGA外部IO引腳輸出，該引腳同時(shí)連接3片THS1206的CONV_CLK引腳；每片THS1206的FIFO的觸發(fā)級(jí)為4，即每片THS1206采集4個(gè)數(shù)據(jù)發(fā)一次觸發(fā)信號(hào)DATA_AV，將第1片THS1206的DATA_AV引腳與FPGA對(duì)應(yīng)的外部IO引腳連接，另外2片THS1206的DATA_AV懸空；當(dāng)12路數(shù)據(jù)同步采集開始時(shí)，F(xiàn)PGA將檢測(cè)到第1片THS1206的DATA_AV引腳發(fā)送的觸發(fā)信號(hào)，表示數(shù)據(jù)轉(zhuǎn)換已完成，此時(shí)，F(xiàn)PGA開始從第1片THS1206到第3片THS1206的各通道依次獲取數(shù)據(jù)。

從THS1206的工作邏輯圖可以看出，對(duì)該芯片的使用主要可分為兩部分，其一按實(shí)際要求對(duì)芯片進(jìn)行初始化，其二是按初始化設(shè)計(jì)的工作模式完成信號(hào)采集，F(xiàn)PGA的時(shí)序設(shè)計(jì)過程中采用了CS0、W/R相結(jié)合的控制程序，讀寫時(shí)序圖分別如圖4，圖5所示。

圖4 THS1206采用CS0，W/R相結(jié)合的讀時(shí)序圖

圖5 THS1206采用CS0，W/R相結(jié)合的寫時(shí)序圖

圖6是通過Quartus Ⅱ自帶的Signal Ⅱ Logic Analyzer工具測(cè)試得到的時(shí)序圖，圖中在0號(hào)輸入通道上加入50 kHz信號(hào)，設(shè)置采用速率為1 MHz。

圖6 Signal Ⅱ Logic Analyzer工具測(cè)試得到的數(shù)據(jù)波形

4.3 以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)

AD采集的數(shù)據(jù)通過一系列掃描成像處理后，需將圖像數(shù)據(jù)輸送給計(jì)算機(jī)進(jìn)行處理，該數(shù)據(jù)傳輸功能由ARM核心板與網(wǎng)絡(luò)控制接口組成的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)完成。具體方法是：將FPGA進(jìn)行圖像處理后的數(shù)據(jù)發(fā)送到FPGA綜合的內(nèi)部異步FIFO，通過FIFO將數(shù)據(jù)發(fā)送給ARM以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)，通過該系統(tǒng)可將圖像數(shù)據(jù)轉(zhuǎn)為網(wǎng)絡(luò)數(shù)據(jù)發(fā)送計(jì)算機(jī)進(jìn)行處理。其中ARM以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)可采用市場(chǎng)比較成熟的模塊加以改進(jìn)，異步FIFO可采用QUARTUSII 的MegaWizard Plug?In Manager向?qū)Чぞ咦詣?dòng)生成。

5 問題及解決方式

筆者在調(diào)試該系統(tǒng)單片THS1206時(shí)，將接1號(hào)模擬輸入引腳的信號(hào)頻率設(shè)定為100 kHz的正弦波，2、3、4號(hào)模擬輸入引腳接地，將每個(gè)通道的采樣頻率設(shè)定為1 MHz，通過在線測(cè)試工具觀察采集信號(hào)波形，發(fā)現(xiàn)兩個(gè)常見問題：

（1） 1號(hào)通道采集的信號(hào)雜亂無章，并非正弦波形；

（2） 1號(hào)模擬通道采集的數(shù)據(jù)無規(guī)律地串到相鄰的2、3、4號(hào)通道。

分析問題（1），可能為THS1206參考電壓不穩(wěn)定所致，通過示波器測(cè)試輸出參考電壓REFOUT，發(fā)現(xiàn)其輸出電壓值為5 V脈沖波形，將該引腳下拉10 μF電容后，問題（1）解決，但問題（2）一直呈現(xiàn)，初步分析為讀THS1206的FIFO流水線出問題，在檢查FPGA讀寫時(shí)序與流程無誤的情況下，用示波器聯(lián)合測(cè)試CS0與W/R引腳，發(fā)現(xiàn)CS0選通時(shí)下拉為0電平的信號(hào)波形出現(xiàn)毛刺，可能由于PCB布板或EMI等原因引起，將CS0引腳下拉68 pF電容后問題（2）解決。

此外在調(diào)試過程中也發(fā)現(xiàn)與解決一些其他問題，總的來說，雖然FPGA編程控制時(shí)序與其他微處理器相比比較復(fù)雜，但只要FPGA控制的讀寫時(shí)序正確，調(diào)試THS1206中出現(xiàn)的問題多因硬件原因產(chǎn)生。

6 結(jié) 論

本論文以設(shè)計(jì)需求為出發(fā)點(diǎn)，介紹一種多通道同步高速數(shù)據(jù)采集系統(tǒng)，指出該系統(tǒng)設(shè)計(jì)過程中產(chǎn)生的問題及解決方法。該系統(tǒng)可實(shí)現(xiàn)12通道同步高速數(shù)據(jù)采集，經(jīng)測(cè)試每通道最大采集速率可達(dá)1.2 MSPS，此外，根據(jù)FPGA并行處理的特點(diǎn)，可根據(jù)需要增加或減少數(shù)據(jù)采集的通道，對(duì)于設(shè)計(jì)其他多通道數(shù)據(jù)采集與處理系統(tǒng)具有一定的參考價(jià)值。

參考文獻(xiàn)

[1] 田坦.聲吶技術(shù)[M].2版.哈爾濱：哈爾濱工程大學(xué)出版社，2010.

[2] 陳嵩銳.便攜式多波束測(cè)深儀多通道數(shù)據(jù)采集與處理系統(tǒng)[D].哈爾濱：哈爾濱工程大學(xué)，2005.

[3] 湯小為，湯俊，彭應(yīng)寧.數(shù)字陣列雷達(dá)并行信號(hào)處理算法及實(shí)現(xiàn)[J].信息與電子工程， 2009，7（4）：294?299.

[4] 方浩俊.聲吶信號(hào)實(shí)時(shí)處理板的研制[D].西安：西安電子科技大學(xué)，2007.

[5] Texas Instruments. THS1206 [R/OL]. [2013?01?16]. http：// www.docin.com/p?582721857.

[6] 李露，段新文.基于FPGA的高速數(shù)據(jù)采集卡的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（18）：146?148.

4.2 FPGA邏輯設(shè)計(jì)

本論文采用外部時(shí)鐘模式，對(duì)12路數(shù)據(jù)進(jìn)行同步采樣，每路的采樣速率為1 MSPS；外部轉(zhuǎn)換時(shí)鐘由FPGA外部IO引腳輸出，該引腳同時(shí)連接3片THS1206的CONV_CLK引腳；每片THS1206的FIFO的觸發(fā)級(jí)為4，即每片THS1206采集4個(gè)數(shù)據(jù)發(fā)一次觸發(fā)信號(hào)DATA_AV，將第1片THS1206的DATA_AV引腳與FPGA對(duì)應(yīng)的外部IO引腳連接，另外2片THS1206的DATA_AV懸空；當(dāng)12路數(shù)據(jù)同步采集開始時(shí)，F(xiàn)PGA將檢測(cè)到第1片THS1206的DATA_AV引腳發(fā)送的觸發(fā)信號(hào)，表示數(shù)據(jù)轉(zhuǎn)換已完成，此時(shí)，F(xiàn)PGA開始從第1片THS1206到第3片THS1206的各通道依次獲取數(shù)據(jù)。

從THS1206的工作邏輯圖可以看出，對(duì)該芯片的使用主要可分為兩部分，其一按實(shí)際要求對(duì)芯片進(jìn)行初始化，其二是按初始化設(shè)計(jì)的工作模式完成信號(hào)采集，F(xiàn)PGA的時(shí)序設(shè)計(jì)過程中采用了CS0、W/R相結(jié)合的控制程序，讀寫時(shí)序圖分別如圖4，圖5所示。

圖4 THS1206采用CS0，W/R相結(jié)合的讀時(shí)序圖

圖5 THS1206采用CS0，W/R相結(jié)合的寫時(shí)序圖

圖6是通過Quartus Ⅱ自帶的Signal Ⅱ Logic Analyzer工具測(cè)試得到的時(shí)序圖，圖中在0號(hào)輸入通道上加入50 kHz信號(hào)，設(shè)置采用速率為1 MHz。

圖6 Signal Ⅱ Logic Analyzer工具測(cè)試得到的數(shù)據(jù)波形

4.3 以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)

AD采集的數(shù)據(jù)通過一系列掃描成像處理后，需將圖像數(shù)據(jù)輸送給計(jì)算機(jī)進(jìn)行處理，該數(shù)據(jù)傳輸功能由ARM核心板與網(wǎng)絡(luò)控制接口組成的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)完成。具體方法是：將FPGA進(jìn)行圖像處理后的數(shù)據(jù)發(fā)送到FPGA綜合的內(nèi)部異步FIFO，通過FIFO將數(shù)據(jù)發(fā)送給ARM以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)，通過該系統(tǒng)可將圖像數(shù)據(jù)轉(zhuǎn)為網(wǎng)絡(luò)數(shù)據(jù)發(fā)送計(jì)算機(jī)進(jìn)行處理。其中ARM以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)可采用市場(chǎng)比較成熟的模塊加以改進(jìn)，異步FIFO可采用QUARTUSII 的MegaWizard Plug?In Manager向?qū)Чぞ咦詣?dòng)生成。

5 問題及解決方式

筆者在調(diào)試該系統(tǒng)單片THS1206時(shí)，將接1號(hào)模擬輸入引腳的信號(hào)頻率設(shè)定為100 kHz的正弦波，2、3、4號(hào)模擬輸入引腳接地，將每個(gè)通道的采樣頻率設(shè)定為1 MHz，通過在線測(cè)試工具觀察采集信號(hào)波形，發(fā)現(xiàn)兩個(gè)常見問題：

（1） 1號(hào)通道采集的信號(hào)雜亂無章，并非正弦波形；

（2） 1號(hào)模擬通道采集的數(shù)據(jù)無規(guī)律地串到相鄰的2、3、4號(hào)通道。

分析問題（1），可能為THS1206參考電壓不穩(wěn)定所致，通過示波器測(cè)試輸出參考電壓REFOUT，發(fā)現(xiàn)其輸出電壓值為5 V脈沖波形，將該引腳下拉10 μF電容后，問題（1）解決，但問題（2）一直呈現(xiàn)，初步分析為讀THS1206的FIFO流水線出問題，在檢查FPGA讀寫時(shí)序與流程無誤的情況下，用示波器聯(lián)合測(cè)試CS0與W/R引腳，發(fā)現(xiàn)CS0選通時(shí)下拉為0電平的信號(hào)波形出現(xiàn)毛刺，可能由于PCB布板或EMI等原因引起，將CS0引腳下拉68 pF電容后問題（2）解決。

此外在調(diào)試過程中也發(fā)現(xiàn)與解決一些其他問題，總的來說，雖然FPGA編程控制時(shí)序與其他微處理器相比比較復(fù)雜，但只要FPGA控制的讀寫時(shí)序正確，調(diào)試THS1206中出現(xiàn)的問題多因硬件原因產(chǎn)生。

6 結(jié) 論

本論文以設(shè)計(jì)需求為出發(fā)點(diǎn)，介紹一種多通道同步高速數(shù)據(jù)采集系統(tǒng)，指出該系統(tǒng)設(shè)計(jì)過程中產(chǎn)生的問題及解決方法。該系統(tǒng)可實(shí)現(xiàn)12通道同步高速數(shù)據(jù)采集，經(jīng)測(cè)試每通道最大采集速率可達(dá)1.2 MSPS，此外，根據(jù)FPGA并行處理的特點(diǎn)，可根據(jù)需要增加或減少數(shù)據(jù)采集的通道，對(duì)于設(shè)計(jì)其他多通道數(shù)據(jù)采集與處理系統(tǒng)具有一定的參考價(jià)值。

參考文獻(xiàn)

[1] 田坦.聲吶技術(shù)[M].2版.哈爾濱：哈爾濱工程大學(xué)出版社，2010.

[2] 陳嵩銳.便攜式多波束測(cè)深儀多通道數(shù)據(jù)采集與處理系統(tǒng)[D].哈爾濱：哈爾濱工程大學(xué)，2005.

[3] 湯小為，湯俊，彭應(yīng)寧.數(shù)字陣列雷達(dá)并行信號(hào)處理算法及實(shí)現(xiàn)[J].信息與電子工程， 2009，7（4）：294?299.

[4] 方浩俊.聲吶信號(hào)實(shí)時(shí)處理板的研制[D].西安：西安電子科技大學(xué)，2007.

[5] Texas Instruments. THS1206 [R/OL]. [2013?01?16]. http：// www.docin.com/p?582721857.

[6] 李露，段新文.基于FPGA的高速數(shù)據(jù)采集卡的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35（18）：146?148.