張賀強(qiáng)

(中國電子科技集團(tuán)公司第四十六研究所 天津300220)

襯底硅片質(zhì)量對SDB工藝的影響研究

張賀強(qiáng)

(中國電子科技集團(tuán)公司第四十六研究所 天津300220)

硅-硅直接鍵合技術(shù)廣泛應(yīng)用于SOI、MEMS和電力電子器件工藝中，襯底拋光片的質(zhì)量對鍵合質(zhì)量及器件性能起著至關(guān)重要的影響。襯底拋光片的質(zhì)量包含幾何尺寸精度及表面狀態(tài)質(zhì)量，會影響鍵合過程中的界面應(yīng)力，或造成鍵合界面空洞的產(chǎn)生，從而影響鍵合質(zhì)量。

硅片 拋光片 硅硅鍵合 鍵合質(zhì)量

0 引 言

SDB(Silicon-silicon Direct Bonding)——硅-硅直接鍵合是將兩片表面經(jīng)清洗、活化的硅拋光片在室溫下直接貼合，經(jīng)高溫處理，使界面發(fā)生物理化學(xué)反應(yīng)，增加鍵合強(qiáng)度而形成整體。[1]這種鍵合結(jié)構(gòu)與晶片的晶向、晶格常數(shù)、結(jié)晶狀態(tài)、摻雜類型、摻雜濃度等無關(guān)，因此可任意選擇硅片參數(shù)，且界面清晰陡峭，在一定程度上可以替代擴(kuò)散、外延技術(shù)，用以制造超大規(guī)模集成電路和大功率器件的襯底。[2-5]

硅-硅鍵合界面沒有金屬或有機(jī)層，完全依靠硅片之間的范德華力、分子力甚至原子力使兩片晶片相互吸附，因此，該工藝不僅與鍵合參數(shù)有關(guān)，[6-9]還在很大程度上依賴于襯底硅片的質(zhì)量。本文重點(diǎn)研究了襯底硅片的幾何尺寸參數(shù)與表面狀態(tài)質(zhì)量對鍵合質(zhì)量的影響，并提出了硅-硅直接鍵合對硅片質(zhì)量的要求。

1 實(shí)驗(yàn)設(shè)計(jì)

樣品采用直徑101.6,mm、N型硅單面拋光片，拋光片厚度 220～450,μm，Warp 8.5～35.5,μm，LTIR 0.8～1.5,μm(15,mm×15,mm)，硅片用 H2SO4/H2O2溶液活化，活化后用電阻率大于 18,MΩ的去離子水沖洗，離心甩干后，利用光散射表面分析儀測試襯底表面顆粒度，利用光干涉平整度測試儀測試晶片的幾何參數(shù)。

鍵合過程分兩步[10]：首先將經(jīng)過活化處理的兩個(gè)拋光片在室溫下貼合在一起。兩晶片就會通過表面吸附的分子膜建立起氫鍵鏈接，這一過程被稱為預(yù)鍵合。然后對預(yù)鍵合片進(jìn)行 500,℃高溫退火處理，使界面原子排列發(fā)生重組，形成牢固的鍵合鏈接。鍵合后測試其幾何參數(shù)，并利用掃描聲學(xué)顯微鏡測試鍵合質(zhì)量，利用電子試驗(yàn)機(jī)對鍵合片進(jìn)行拉伸強(qiáng)度測試。

2 結(jié)果和討論

2.1 襯底硅片翹曲度對鍵合的影響

硅拋光片的表面并不是理想的鏡面，總會有一定的微觀起伏，進(jìn)而對鍵合過程產(chǎn)生一定的影響。表 1給出了不同翹曲度硅片鍵合后的拉伸強(qiáng)度，從中可以看出，襯底硅片的原始翹曲度越大，鍵合強(qiáng)度越小，即翹曲度較大的兩晶片很難實(shí)現(xiàn)牢固的鍵合。圖 1給出了硅片鍵合的匹配過程，鍵合過程伴隨有兩硅片表面相互匹配而引起的彈性形變，硅片翹曲度越大，這種彈性形變越明顯，由此產(chǎn)生的界面應(yīng)力越大，鍵合區(qū)域不穩(wěn)固，因此導(dǎo)致了鍵合強(qiáng)度的降低。

研究中還發(fā)現(xiàn)，翹曲度對鍵合質(zhì)量的影響還與硅片的厚度有關(guān)。硅片厚度越大時(shí)，鍵合質(zhì)量明顯受制于翹曲度的大小，當(dāng)硅片厚度低于 300,μm 時(shí)，硅片的鍵合強(qiáng)度將不再強(qiáng)烈依賴于翹曲度，而更多地與鍵合參數(shù)有關(guān)。

表1 不同翹曲度硅片鍵合后的拉伸強(qiáng)度Tab.1 Tensile strengths of bonded silicon wafers with different warps

圖1 鍵合匹配過程Fig.1 Bonding process

2.2 襯底硅片總厚度變化對鍵合的影響

由于鍵合后，硅片整體表面會發(fā)生因吸附作用而造成的表面形變，因此，測試鍵合片的局部平整度是表征鍵合效果的一種良好方式。圖 2給出了兩組鍵合片的局部平整度測試結(jié)果，從中可以發(fā)現(xiàn)，原始晶片的總厚度變化越大，鍵合后硅片的局部平整度越差，即兩總厚度變化較大的晶片鍵合時(shí)，晶片需要非常大的變形才能實(shí)現(xiàn)成功鍵合。

圖2 兩組鍵合片的局部平整度測試結(jié)果Fig.2 SFQDs of two bonding wafers

付興華[11]等人將表面起伏用正弦波形象描述，建立了鍵合應(yīng)力和孔洞的簡化拓?fù)?，并將總厚度變化對鍵合質(zhì)量的影響歸結(jié)為界面孔洞。本文研究中還發(fā)現(xiàn)，鍵合后硅片的表面形貌與原始硅片的平整度狀態(tài)也有一定的對應(yīng)關(guān)系。

2.3 襯底硅片表面顆粒度對鍵合的影響

圖 3為襯底硅片表面顆粒度的測試情況和鍵合后硅片界面掃描超聲顯微鏡的測試情況，結(jié)果顯示，表面顆粒度是造成鍵合空洞的重要因素。由于表面顆粒不能與硅片鍵合，會在其周圍引起硅片的彈性形變，從而形成空洞，大大降低了鍵合強(qiáng)度。雖然鍵合前掃描的顆粒位置不能與鍵合后的空洞位置一一對應(yīng)，但仍能看出顆粒群與空洞群的密切聯(lián)系。因此，襯底硅片原始表面為親水面時(shí)，可獲得較少顆粒的表面，通?？傻玫捷^好的鍵合效果。

圖3 襯底硅片表面顆粒度與鍵合后掃描超聲顯微鏡的測試Fig.3 Comparison of both surface particle levels of a silicon wafer substrate and scanning acoustic microscope test results of the substrate after bonding

3 結(jié) 論

本文分析了襯底硅片幾何尺寸參數(shù)和表面狀態(tài)質(zhì)量對 SDB工藝的影響，研究結(jié)果表明，襯底硅片的翹曲度在一定程度上影響鍵合強(qiáng)度，翹曲度越大，鍵合強(qiáng)度越低，這可能是界面間應(yīng)力決定的。襯底硅片的總厚度變化影響鍵合過程的表面彈性形變程度，繼而對鍵合片的局部平整度造成影響。襯底硅片的表面顆粒度與鍵合空洞有較為密切的聯(lián)系，親水鍵合的效果往往要強(qiáng)于疏水鍵合。

［1］ Lasky J. B. ，Stiffer F. R. ，White F. R. ，et al. Silicon-on-insulator by bonding and etch back[A]. Proc Int Electron Device Meeting[C]. USA：Washington，1985：684.

［2］ Tong Q. Y. ，Gosele U. Semiconductor Wafer Bonding[M]. New York：John Wiley & Sons，1998.

［3］ 考林基 JP. SOI技術(shù)——21 世紀(jì)的硅集成電路技術(shù)[M]. 武國英，譯. 北京：科學(xué)出版社，1993.

［4］ Maszara W. P. ，Goetz G.，Caviglia A.，et al. Bonding of silicon wafers for silicon-on-insulator[J]. J Appl Phys，1988，64(10)：4943-4950.

［5］ Tong Q. Y. ，Xiao L. X. ，Zhang H. Z. Elimination of kink effect in fully depleted complementary buriedchannel SOL MOSFET(FD CBCMOS)based on silicon direct bonding technology[J]. IEEE Electron Device Lett，1991，12(3)：101-103.

［6］ 陳穎慧，施志貴，鄭英彬，等. 不同鍵合溫度對低溫硅-硅共晶鍵合的影響[J]. 加工、測量與設(shè)備，2013，50(9)：576-580.

［7］ 何福林，滕霖，李川. 低溫直接鍵合硅片親水性及其鍵合效果評價(jià)[J]. 航空精密制造技術(shù)，2011，47(3)：40-43.

［8］ 陳新安，黃慶安，李偉華，等. 硅/硅直接鍵合的界面應(yīng)力[J]. MEMS器件與技術(shù)，2004(10)：29-43.

［9］ 何進(jìn)，王新，陳星弼. 硅-硅直接鍵合的親水處理及界面電特性[J]. 微電子學(xué)，1999(5)：355-358.

［10］ 黃慶安. 硅微機(jī)械加工技術(shù)[M]. 北京：科學(xué)出版社，1996.

［11］ 付興華，黃慶安，陳軍寧，等. 硅直接鍵合工藝對晶片平整度的要求[J]. 電子科學(xué)學(xué)刊，1994，16(3)：290-294.

Influence of Silicon Wafer Quality on SDB Technology

ZHANG Heqiang
(The 46th Research Institute of CETC，Tianjin 300220，China)

The Silicon-silicon Direct Bonding(SDB)technology has been widely used in SOI，MEMS and electronics. In the technique，the quality of a polished silicon wafer substrate exerts an important impact on both bonding effect and device performance. Consisting of dimensional accuracy and surface quality，the substrate qualitywill determine the bonding effect through influencing the interfacial stress or introducing interfacial cavities.

silicon wafer；polished wafer；silicon-silicon direct bonding；bonding quality

TN364

A

1006-8945(2014)11-0018-02

2014-10-16