于澤琦樊養(yǎng)余 史龍飛 呂國云

(西北工業(yè)大學(xué)電子信息學(xué)院 西安 710129)

1 引言

數(shù)字D類功放由于高電源效率和便于與數(shù)字音頻信號源接口匹配，受到消費(fèi)類音頻電子產(chǎn)品的青睞并成為研究熱點(diǎn)[1-3]。數(shù)字D類功放由全數(shù)字電路實(shí)現(xiàn)的開關(guān)信號調(diào)制器、功率級和模擬低通濾波器組成。數(shù)字D類功放把數(shù)字音頻信號調(diào)制成開關(guān)信號的方法主要有：脈沖密度調(diào)制(Pulse Density Modulation, PDM)[4,5],Click調(diào)制(Click Modulation,CM)[6,7]和均勻采樣脈沖寬度調(diào)制(Uniform sampled Pulse Width Modulation, UPWM)[1-3,8-15]。由于UPWM 方法相比其它方法有生成的開關(guān)信號脈沖重復(fù)頻率低且實(shí)現(xiàn)簡單的優(yōu)點(diǎn)，所以數(shù)字D類功放通常采用 UPWM 方法實(shí)現(xiàn)開關(guān)信號調(diào)制器。然而直接對數(shù)字音頻信號進(jìn)行UPWM，數(shù)字D類功放需要很高的時(shí)鐘頻率，所以數(shù)字D類功放通常使用過采樣和量化噪聲壓縮技術(shù)，在基本不影響音頻帶寬內(nèi)所攜信息的情況下降低數(shù)字音頻信號的位數(shù)，從而使系統(tǒng)容易實(shí)現(xiàn)[8]。此外，由于UPWM是一種非線性的調(diào)制方法，數(shù)字D類功放在信號調(diào)制時(shí)會(huì)產(chǎn)生失真，所以還需對其產(chǎn)生的失真進(jìn)行校正[9]。目前，針對 UPWM 失真的校正算法，主要有：偽自然采樣算法[913]-、閉環(huán)負(fù)反饋算法[2]、前置均衡器算法[14]和預(yù)校正算法[15]。偽自然采樣算法相比其它校正算法，有實(shí)現(xiàn)簡單且校正效果良好的特點(diǎn)，廣泛應(yīng)用在數(shù)字D類功放中。

本文首先介紹用于UPWM型數(shù)字D類功放的偽自然采樣算法原理以及目前存在的偽自然采樣算法，再針對現(xiàn)有算法的不足，提出一種新的偽自然采樣算法，然后對其進(jìn)行實(shí)驗(yàn)驗(yàn)證，最后給出結(jié)論。

2 偽自然采樣算法原理

單邊后沿自然采樣脈沖寬度調(diào)制(Natural sampled Pulse Width Modulation, NPWM)和UPWM的調(diào)制過程如圖1所示。圖1中，為輸入信號，和為經(jīng)過以采樣頻率cf采樣后的任意兩點(diǎn)，為載波。假定載波頻率為cf，輸入信號為頻率是xf的正弦信號。由圖1可知，在時(shí)間段內(nèi)，NPWM信號的脈沖寬度由與的交點(diǎn)(自然采樣點(diǎn))決定，而UPWM信號的脈沖寬度由與的交點(diǎn)(均勻采樣點(diǎn))決定。文獻(xiàn)[16]利用雙重傅里葉級數(shù)對如圖1所示NPWM和UPWM進(jìn)行了分析，由分析可知，在信號帶寬內(nèi)，UPWM信號的頻譜由直流成分、輸入信號的基波及其諧波成分以及載波與輸入信號的互調(diào)諧波成分構(gòu)成；而NPWM信號的頻譜僅由直流成分、輸入信號的基波成分以及載波與輸入信號的互調(diào)諧波成分構(gòu)成；NPWM和UPWM信號的互調(diào)諧波幅度隨次數(shù)的增大而減小。由于 NPWM 信號不含輸入信號的諧波成分，所以當(dāng)高倍過采樣后的輸入信號經(jīng) NPWM后，其在信號帶寬內(nèi)的失真可忽略不計(jì)。

圖1 單邊后沿NPWM和UPWM的調(diào)制過程示意圖

雖然NPWM相比UPWM有較好的抑制諧波特性，但由圖1可知，由于數(shù)字D類功放的輸入信號為數(shù)字信號，所以數(shù)字 D類功放只能使用UPWM。于是，數(shù)字D類功放可運(yùn)用偽自然采樣算法對其 UPWM 前的信號進(jìn)行預(yù)處理，在每個(gè)載波周期內(nèi)得到近似于自然采樣點(diǎn)的偽自然采樣點(diǎn)，使其開關(guān)信號在時(shí)域上逼近 NPWM 信號，從而消除開關(guān)信號的輸入信號諧波成分。目前存在的偽自然采樣算法主要有：一階拉格朗日插值(LAGrange Interpolation, LAG-I)算法[9]，δ補(bǔ)償(δ Compensation, δC)算法[10]，LAG-NR 算法[11,12]，迭代線性內(nèi)插(Iterative Linear Interpolation, ILI)算法[13]等。一階LAG-I算法通過對相鄰輸入兩點(diǎn)進(jìn)行一階拉格朗日插值逼近輸入信號原波形，然后求逼近后的波形與載波的交點(diǎn)以產(chǎn)生開關(guān)信號，由于逼近精度較差，對輸出信號的諧波失真改善較?。沪腃算法利用幾何方法近似求出當(dāng)前均勻采樣點(diǎn)幅值相對其自然采樣點(diǎn)幅值的差值δ，然后把δ補(bǔ)償?shù)疆?dāng)前均勻采樣點(diǎn)幅值上使最終得到的開關(guān)信號逼近 NPWM 信號，由于每個(gè)δ的計(jì)算只用到兩個(gè)輸入點(diǎn)，同樣諧波校正效果較差；LAG-NR算法用高階拉格朗日插值法逼近輸入信號原波形，再利用Newton-Raphson算法經(jīng)過單次迭代尋找偽自然采樣點(diǎn)，從而使輸出可獲得較低的諧波失真，但其含較多的乘法和除法運(yùn)算，計(jì)算復(fù)雜度較高；ILI算法通過對輸入2倍插值濾波和利用二階拉格朗日插值法迭代尋找偽自然采樣點(diǎn)校正輸出信號的諧波失真，由于其在計(jì)算偽自然采樣點(diǎn)時(shí)使用的非相鄰輸入點(diǎn)信息較少，使輸出仍留有一定的諧波成分。

3 一種新的偽自然采樣算法

由上文可知，目前存在的偽自然采樣算法難以兼顧低計(jì)算復(fù)雜度和低諧波失真，因此本文提出一種新的偽自然采樣算法。本文提出的偽自然采樣算法原理如圖 2所示，假設(shè)和為輸入信號以采樣頻率cf采樣后的4個(gè)相鄰點(diǎn)，，對此4點(diǎn)利用三階拉格朗日插值多項(xiàng)式逼近，得

圖2 本文提出的偽自然采樣算法原理圖

由上可知，本算法仍用到除法運(yùn)算。然而，對于式(3)至式(9)所涉及的除法運(yùn)算，由于其除數(shù)都為常數(shù)且都為2的冪數(shù)，所以可把其轉(zhuǎn)化為簡單的移位運(yùn)算。對于式(11)所涉及的除法運(yùn)算，可令，對展開成L階麥克勞林級數(shù)形式：

以避免除法運(yùn)算。為了簡化硬件結(jié)構(gòu)，可取 3L= 。把 3L= 的式(12)代入式(11)后，可知該算法僅包含乘法、加法、比較和移位運(yùn)算。由于 ()c t的頻率通常遠(yuǎn)小于UPWM的采樣頻率，故可在 ()c t周期內(nèi)時(shí)分復(fù)用一個(gè)乘法器實(shí)現(xiàn)本算法涉及的乘法運(yùn)算，這樣可在不影響性能的情況下，減少硬件消耗。

4 算法驗(yàn)證

本文基于Altera公司型號為EP4CE30F23C6N的FPGA實(shí)現(xiàn)了一個(gè)UPWM型數(shù)字D類功放的開關(guān)信號調(diào)制器(主時(shí)鐘頻率為24.576 MHz)，并對其搭建了如圖3所示的測試系統(tǒng)。在圖3中，計(jì)算機(jī)通過同軸音頻接口向數(shù)字音頻接收芯片 CS8416輸出采樣頻率為48 kHz、精度為24位的測試信號，然后 CS8416輸出 I2S格式的串行數(shù)字信號到基于FPGA的開關(guān)信號調(diào)制器中，開關(guān)信號調(diào)制器把串行數(shù)字信號調(diào)制成開關(guān)信號，最后經(jīng)由內(nèi)部的主控?cái)?shù)據(jù)接口模塊把開關(guān)信號輸出到計(jì)算機(jī)中分析。

圖3 基于FPGA的開關(guān)信號調(diào)制器測試系統(tǒng)結(jié)構(gòu)圖

圖4 開關(guān)信號調(diào)制器的輸出頻譜

圖4給出了在測試信號為幅度為0 dBFS、頻率為6 kHz的正弦信號的情況下，當(dāng)偽自然采樣模塊不起作用時(shí)以及當(dāng)基于一階LAG-I算法、 Cδ算法、ILI算法(迭代次數(shù)為 16，與文獻(xiàn)[13]所述最優(yōu)迭代次數(shù)相同)、LAG-NR算法(利用三階拉格朗日插值法，并以一階LAG-I算法求得的偽自然采樣點(diǎn)作為Newton-Raphson算法的初始解)和本文所述算法分別構(gòu)造偽自然采樣模塊時(shí)，開關(guān)信號調(diào)制器的輸出頻譜。由圖4可知，本文所述算法使諧波淹沒在由于互調(diào)失真引起的本底噪聲中，基本上使開關(guān)信號調(diào)制器的輸出消除了諧波影響，其諧波消除效果與LAG-NR算法基本相同，且明顯優(yōu)于其它偽自然采樣算法。

表1列出了基于不同算法的偽自然采樣模塊所消耗的FPGA資源以及計(jì)算每個(gè)偽自然采樣點(diǎn)所需的時(shí)間calT ，其中mclkT 為FPGA主時(shí)鐘周期(為了方便對比，所有偽自然采樣模塊均不使用FPGA內(nèi)部乘法器)。由表1可知，在硬件消耗上，本文所述算法僅為ILI算法和LAG-NR算法的3/4左右；在計(jì)算每個(gè)偽自然采樣點(diǎn)所需的時(shí)間上，本文所述算法與ILI算法相同，約為LAG-NR算法的3/5。由此可得，本文所述算法的計(jì)算復(fù)雜度低于 ILI算法和LAG-NR算法。

圖 5為分別基于本文所述算法、ILI算法以及LAG-NR算法的開關(guān)信號調(diào)制器輸出總諧波失真(Total Harmonic Distortion, THD)對比圖。由圖5可知，基于本文所述算法的開關(guān)信號調(diào)制器輸出THD小于0.001%，與基于LAG-NR算法的開關(guān)信號調(diào)制器輸出THD基本一致，且僅為基于ILI算法的開關(guān)信號調(diào)制器輸出THD的一半左右。

表1 基于不同算法的偽自然采樣模塊所消耗的FPGA資源以及計(jì)算每個(gè)偽自然采樣點(diǎn)所需的時(shí)間Tcal對比

圖5 基于不同算法的開關(guān)信號調(diào)制器輸出THD對比圖

5 結(jié)論

本文提出一種新的偽自然采樣算法，該算法有效解決了UPWM型數(shù)字D類功放在UPWM后使輸出信號產(chǎn)生較大諧波失真的問題。該算法基于拉格朗日插值法和一種偽自然采樣點(diǎn)位置判斷法，并利用麥克勞林級數(shù)消除除法運(yùn)算，在達(dá)到較好的諧波校正效果的同時(shí)，易于硬件實(shí)現(xiàn)。通過實(shí)驗(yàn)測試，基于本文所述算法的開關(guān)信號調(diào)制器輸出 THD小于0.001%，其與高性能功率級、模擬低通濾波器連接可方便地組成高性能的數(shù)字D類功放。

[1] Liu M, Chien S, Kuo T, et al.. A 100 W 5.1-channel digital class-D audio amplifier with single-chip design[J]. IEEE Journal of Solid-State Circuits, 2012, 47(6): 1344-1354.

[2] Berkhout M and Dooper L. Class-D audio amplifiers in mobile applications[J]. IEEE Transactions on Circuits and System-Ⅰ Regular Papers, 2010, 57(5): 992-1001.

[3] Kyoungsoo P, Hah Z, and Sung K. Digital amplifier of 96 kHz PWM frequency with 91 dB dynamic range and 0.13%THD+N at full modulation[J]. IEEE Transactions on Consumer Electronics, 2012, 58(4): 1307-1313.

[4] Noh J, Lee D, Jo J, et al.. A class-D amplifier with pulse code modulated (PCM) digital input for digital hearing aid[J].IEEE Journal of Solid-State Circuits, 2013, 48(2): 465-472.[5] Pracny P, Muntal P, and Bruun E. Interpolation filter design for hearing-aid audio class-d output stage application[C].Proceedings of 19th IEEE International Conference on Electronics, Circuits, and Systems, Seville, 2012: 364-367.

[6] Sozanski K. A digital click modulator for a class D audio power amplifier[C]. Proceedings of 13th IEEE Conference on Signal Processing: Algorithms, Arrangement, and Applications, Poznan, 2009: 121-126.

[7] Stefanazzi L, Oliva A, and Paolini E. Alias-free digital click modulator[J]. IEEE Transactions on Industrial Informatics,2013, 9(2): 1074-1083.

[8] Dooper L and Berkhout M. A 3.4 W digital-in class-D audio amplifier in 0.14 μm CMOS[J]. IEEE Journal of Solid-State Circuits, 2012, 47(7): 1524-1534.

[9] Heo S and Kim J. Double edge trailing PWM based full digital audio amplifier design[C]. Proceedings of 2012 IEEE International Conference on Consumer Electronics, Las Vegas, 2012: 251-252.

[10] Gwee B, Chang J, and Li H. A micropower low-distortion digital pulsewidth modulator for a digital class D amplifier[J].IEEE Transactions on Circuits and System-Ⅱ Analog and Digital Signal Processing, 2002, 49(4): 245-256.

[11] Goldberg J and Sandler M. New high accuracy pulse width modulation based digital-to-analogue convertor/power amplifier[C]. Proceedings of the IEE Circuits, Devices and Systems, London, 1994: 315-324.

[12] Guanziroli F, Bassoli R, Crippa C, et al.. A 1 W 104 dB SNR filter-less fully-digital open-loop class D audio amplifier with EMI reduction[J]. IEEE Journal of Solid-State Circuits, 2012,47(3): 686-698.

[13] 鄭杰, 王京梅, 李莉, 等. 基于ILI算法的數(shù)字D類放大器調(diào)制模塊[J]. 電路與系統(tǒng)學(xué)報(bào), 2012, 17(5): 26-30.Zheng J, Wang J M, Li L, et al.. ILI-based modulator for digital class-D amplifier[J]. Journal of Circuits and Systems,2012, 17(5): 26-30.

[14] Aase S. A prefilter equalizer for pulse width modulation[J].Signal Processing, 2012, 92(10): 2444-2453.

[15] Yu Z and Feng H. A method of error correction for digital class D power amplifier[C]. Proceedings of 1st Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics, Shanghai, 2009: 153-156.

[16] Black H. Modulation Theory[M]. New York: Van Nostrand,1953: 263-281.