朱小明+張建忠

摘要：為了能夠在特殊環(huán)境下拍攝到最優(yōu)的圖像，需要實(shí)時(shí)地調(diào)整相機(jī)參數(shù)，這要求實(shí)時(shí)顯示拍攝的圖像。使用FPGA配合通用Camera Link采集卡，設(shè)計(jì)了一套通用性很強(qiáng)的高幀頻面陣CCD實(shí)時(shí)顯示系統(tǒng)，使用Verilog HDL語言編寫CCD驅(qū)動(dòng)程序，能夠通過USB實(shí)時(shí)調(diào)整相機(jī)的工作參數(shù)，使相機(jī)工作在最佳狀態(tài)，使用KAI340D CCD 在205.6fps的幀頻下測(cè)試，系統(tǒng)工作良好，滿足了實(shí)驗(yàn)需求。

關(guān)鍵詞：CCD；實(shí)時(shí)顯示；FPGA；驅(qū)動(dòng)時(shí)序；Camera Link

中圖分類號(hào)：TP752 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2014）34-8277-02

在航空航天、遙感測(cè)繪、高速攝影及彈道相機(jī)對(duì)動(dòng)態(tài)目標(biāo)跟蹤，姿態(tài)和形變測(cè)量領(lǐng)域的應(yīng)用中，對(duì)圖像分辨率和幀頻的要求不斷提高。然而這類圖像通常都是在比較惡劣的環(huán)境中拍攝的，其自動(dòng)增益控制和感興趣區(qū)的選擇算法目前還不能滿足要求，因此研制高速數(shù)字相機(jī)實(shí)時(shí)顯示系統(tǒng)具有很大的實(shí)際意義。在實(shí)時(shí)顯示系統(tǒng)中，監(jiān)測(cè)員可以根據(jù)拍攝條件實(shí)時(shí)調(diào)整增益、感興趣區(qū)域、焦距和積分時(shí)間等，獲得高質(zhì)量的原始數(shù)據(jù)，極大地提高拍攝效率。

實(shí)時(shí)高清視頻圖像解決辦法有兩種：采用FPGA（Field Programmable Gate Array）與DSP（Digital Signal Processor ）的結(jié)合方法或者是FPGA+視頻驅(qū)動(dòng)芯片的方法。這兩種方法只能針對(duì)特定的系統(tǒng)，通用性都比較差且比較復(fù)雜[1-2]。該文采用KAI0340D和FPGA結(jié)合通用Camera Link采集卡實(shí)現(xiàn)Base模式下的高幀頻數(shù)字圖像實(shí)時(shí)顯示系統(tǒng)，具有系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，調(diào)試周期短，可移植性高等優(yōu)點(diǎn)。

1 硬件電路和驅(qū)動(dòng)設(shè)計(jì)

1.1 KAI340D內(nèi)部結(jié)構(gòu)

KAI0340D是Kodak公司的行間轉(zhuǎn)移面陣CCD（Charge Couple Devices），像素大小為7μm×7μm，分辨率為640H×480V，40M時(shí)鐘驅(qū)動(dòng)、雙端輸出模式下幀頻可達(dá)210fps[3]，結(jié)構(gòu)如圖1所示。

CCD工作在雙端模式時(shí)，其Video R數(shù)據(jù)為倒序輸出，需要后續(xù)電路進(jìn)行拼接。

2.2系統(tǒng)結(jié)構(gòu)

FPGA芯片選擇Xilinx公司的Spartan3AN系列XC3S400AN，具有360K的Block RAM，以及311個(gè)User I/O[4]。這些資源可以方便的編寫CCD驅(qū)動(dòng)時(shí)序、接收和拼接CCD數(shù)據(jù)、接收控制命令并將數(shù)據(jù)轉(zhuǎn)換為Camera Link需要的格式。采集卡選擇IO industries inc. 的Streams 5，支持最高時(shí)鐘頻率85M Medium模式的數(shù)據(jù)傳輸，能夠設(shè)置圖像的分辨率和顯示位數(shù)，實(shí)時(shí)查看圖像和原始數(shù)據(jù)并記錄（緩存區(qū)），系統(tǒng)的結(jié)構(gòu)如圖2所示。

根據(jù)KAI0340D CCD數(shù)據(jù)手冊(cè)，由FPGA產(chǎn)生驅(qū)動(dòng)時(shí)序，經(jīng)驅(qū)動(dòng)電路轉(zhuǎn)換為合適的電平供給CCD，CCD輸出的圖像數(shù)據(jù)經(jīng)過相關(guān)雙采樣（CDS）、可變?cè)鲆娣糯螅╒GA）和模數(shù)轉(zhuǎn)換（ADC）處理（視頻處理模塊），再被FPGA接收，F(xiàn)PGA會(huì)完成倒序的功能，并將數(shù)據(jù)打包為Camera Link要求的格式，經(jīng)采集卡傳輸?shù)缴衔粰C(jī)，上位機(jī)軟件來實(shí)現(xiàn)實(shí)時(shí)顯示的功能。在監(jiān)測(cè)圖像的過程中，如果發(fā)現(xiàn)圖像數(shù)據(jù)出現(xiàn)離焦、曝光時(shí)間不足或過度曝光、過亮或過暗等情況，可以通過調(diào)整焦距、改變積分時(shí)間和增益等方式實(shí)時(shí)處理，來獲得最優(yōu)的圖像數(shù)據(jù)，從而提高拍攝效率。

2.3驅(qū)動(dòng)時(shí)序

由于面陣CCD相機(jī)驅(qū)動(dòng)時(shí)序的復(fù)雜性，采用硬件描述語言Verilog HDL設(shè)計(jì)驅(qū)動(dòng)時(shí)序[8]。Verilog HDL采用自上至下及模塊化設(shè)計(jì)方式，具有強(qiáng)大的系統(tǒng)硬件描述能力，并能很好的配合仿真工具進(jìn)行時(shí)序仿真，大大縮減了電路的設(shè)計(jì)周期。在Xilinx公司提供的綜合工具ISE10.1環(huán)境下，使用同步邏輯設(shè)計(jì)減少毛刺的產(chǎn)生，提高電路的穩(wěn)定性。調(diào)用Modelsim SE6.5觀察時(shí)序波形，仿真波形如圖3所示。

2.4 圖像的數(shù)據(jù)率

本系統(tǒng)中CCD工作在雙端輸出模式，每個(gè)通道的數(shù)據(jù)率為40M/s，數(shù)據(jù)輸出峰值速率為80M/s，AD分辨率為12位，系統(tǒng)的數(shù)據(jù)產(chǎn)生速率為80M/s×12b=960Mb/s?？紤]到數(shù)據(jù)顯示和存儲(chǔ)的需要，將數(shù)據(jù)末端補(bǔ)零，擴(kuò)展至16位，這樣需要傳輸?shù)膶?shí)際數(shù)據(jù)率為80M/s×16b=1.28Gb/s=160MB/s目前普通硬盤的存儲(chǔ)速率一般為30～45MB/s，實(shí)驗(yàn)室已設(shè)計(jì)并調(diào)試完成一套存儲(chǔ)速度為35MB/s的便攜式圖像采集系統(tǒng)，但本系統(tǒng)的數(shù)據(jù)率為160MB/s，因此若要系統(tǒng)連續(xù)工作，還必須解決存儲(chǔ)的問題。實(shí)時(shí)壓縮是一種比較好的方式，這也是本組正在進(jìn)行的工作。

3 軟件界面和實(shí)時(shí)控制

3.1 實(shí)時(shí)顯示軟件界面

Streams 5軟件界面如圖4所示，該軟件可以以圖像和原始數(shù)據(jù)兩種方式實(shí)時(shí)的監(jiān)測(cè)Camera Link傳輸?shù)臄?shù)據(jù)，同時(shí)其record功能可以記錄數(shù)據(jù)，圖4就是記錄下的KAI0340D所拍攝的圖片，中間的白色矩形框用來選擇感興趣區(qū)域，圖像的前八列（白色和黑色）及最后兩列（白色）是添加的行頭行尾及電路狀態(tài)的參數(shù)。通過這些參數(shù)并結(jié)合圖像，監(jiān)測(cè)人員可以實(shí)時(shí)地調(diào)整相機(jī)參數(shù)，獲得最優(yōu)的圖像。

在配置文件LusterLight.xml中輸入以上語句，就會(huì)產(chǎn)生16位全色Base模式下分辨率為650×480的工作模式，在圖4菜單欄配置選項(xiàng)中選中該模式，則采集卡就可以采集這個(gè)模式的數(shù)據(jù)。同樣，我們可以為采集卡設(shè)置其它分辨率和位數(shù)的全色或彩色工作模式，這可以極大地提高采集卡的通用性。

由于顯示器的刷新頻率為60Hz，而圖像的幀頻為205.6fps，部分幀被跳過，但數(shù)據(jù)是被記錄下來的，我們可以在Record模式下回放，因此影響不大。

3.2 USB控制軟件

圖5所示的是在實(shí)驗(yàn)室原有軟件的基礎(chǔ)上更改獲得的USB控制軟件的界面。通過USB可以實(shí)時(shí)調(diào)整的參數(shù)有三組：相關(guān)雙采樣（CDS）的參考電壓，可變?cè)鲆娣糯笃鳎╒GA）增益和積分時(shí)間。

4 結(jié)論

本實(shí)時(shí)成像及顯示系統(tǒng)在ISE10.1環(huán)境下使用Verilog HDL語言開發(fā)，結(jié)合Modelsim SE6.5進(jìn)行調(diào)試，獲得了滿意的結(jié)果，實(shí)現(xiàn)了在205.6fps的幀頻下行間轉(zhuǎn)移650×480的方式的圖像顯示和緩存。該系統(tǒng)能夠在惡劣環(huán)境下通過監(jiān)測(cè)員實(shí)時(shí)地調(diào)整相機(jī)參數(shù)并選擇感興趣區(qū)域，獲得最優(yōu)的圖像，提高拍攝效率。下一步的計(jì)劃是利用壓縮技術(shù)，將圖像同步存儲(chǔ)在硬盤中，實(shí)現(xiàn)圖像的實(shí)時(shí)顯示和存儲(chǔ)。

參考文獻(xiàn)：

[1] 蘇宛新.大面陣CMOS實(shí)時(shí)同步成像及顯示系統(tǒng)的設(shè)計(jì)[J].光子學(xué)報(bào)，2012，41（3）：364-368.

[2] 王明富，楊世宏，吳欽章.大面陣CCD圖像實(shí)時(shí)顯示系統(tǒng)的設(shè)計(jì)[J].光學(xué)精密工程，2010，18（9）：2053-2059.

[3] Kodak KAI0340 Image Sensor User Guide[OL].www.kodak.com/go/imagers.

[4] 張?chǎng)?，王曉東，曲洪豐，等.基于背照式CCD的微弱目標(biāo)成像系統(tǒng)設(shè)計(jì)[J].激光與紅外，2012，42（3）：314-318.

[5] 薛盼盼，王曉東，曲洪豐.極紫外光子計(jì)數(shù)成像儀圖像快顯系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].激光與紅外，2011，41（12）：1378-1382.

[6] 周輝，張星祥，陶宏江，等.基于行間轉(zhuǎn)移CCD場(chǎng)輸出模式下的成像系統(tǒng)設(shè)計(jì)[J].液晶與顯示，2009，24（1）：121-125.endprint

摘要：為了能夠在特殊環(huán)境下拍攝到最優(yōu)的圖像，需要實(shí)時(shí)地調(diào)整相機(jī)參數(shù)，這要求實(shí)時(shí)顯示拍攝的圖像。使用FPGA配合通用Camera Link采集卡，設(shè)計(jì)了一套通用性很強(qiáng)的高幀頻面陣CCD實(shí)時(shí)顯示系統(tǒng)，使用Verilog HDL語言編寫CCD驅(qū)動(dòng)程序，能夠通過USB實(shí)時(shí)調(diào)整相機(jī)的工作參數(shù)，使相機(jī)工作在最佳狀態(tài)，使用KAI340D CCD 在205.6fps的幀頻下測(cè)試，系統(tǒng)工作良好，滿足了實(shí)驗(yàn)需求。

關(guān)鍵詞：CCD；實(shí)時(shí)顯示；FPGA；驅(qū)動(dòng)時(shí)序；Camera Link

中圖分類號(hào)：TP752 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2014）34-8277-02

在航空航天、遙感測(cè)繪、高速攝影及彈道相機(jī)對(duì)動(dòng)態(tài)目標(biāo)跟蹤，姿態(tài)和形變測(cè)量領(lǐng)域的應(yīng)用中，對(duì)圖像分辨率和幀頻的要求不斷提高。然而這類圖像通常都是在比較惡劣的環(huán)境中拍攝的，其自動(dòng)增益控制和感興趣區(qū)的選擇算法目前還不能滿足要求，因此研制高速數(shù)字相機(jī)實(shí)時(shí)顯示系統(tǒng)具有很大的實(shí)際意義。在實(shí)時(shí)顯示系統(tǒng)中，監(jiān)測(cè)員可以根據(jù)拍攝條件實(shí)時(shí)調(diào)整增益、感興趣區(qū)域、焦距和積分時(shí)間等，獲得高質(zhì)量的原始數(shù)據(jù)，極大地提高拍攝效率。

實(shí)時(shí)高清視頻圖像解決辦法有兩種：采用FPGA（Field Programmable Gate Array）與DSP（Digital Signal Processor ）的結(jié)合方法或者是FPGA+視頻驅(qū)動(dòng)芯片的方法。這兩種方法只能針對(duì)特定的系統(tǒng)，通用性都比較差且比較復(fù)雜[1-2]。該文采用KAI0340D和FPGA結(jié)合通用Camera Link采集卡實(shí)現(xiàn)Base模式下的高幀頻數(shù)字圖像實(shí)時(shí)顯示系統(tǒng)，具有系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，調(diào)試周期短，可移植性高等優(yōu)點(diǎn)。

1 硬件電路和驅(qū)動(dòng)設(shè)計(jì)

1.1 KAI340D內(nèi)部結(jié)構(gòu)

KAI0340D是Kodak公司的行間轉(zhuǎn)移面陣CCD（Charge Couple Devices），像素大小為7μm×7μm，分辨率為640H×480V，40M時(shí)鐘驅(qū)動(dòng)、雙端輸出模式下幀頻可達(dá)210fps[3]，結(jié)構(gòu)如圖1所示。

CCD工作在雙端模式時(shí)，其Video R數(shù)據(jù)為倒序輸出，需要后續(xù)電路進(jìn)行拼接。

2.2系統(tǒng)結(jié)構(gòu)

FPGA芯片選擇Xilinx公司的Spartan3AN系列XC3S400AN，具有360K的Block RAM，以及311個(gè)User I/O[4]。這些資源可以方便的編寫CCD驅(qū)動(dòng)時(shí)序、接收和拼接CCD數(shù)據(jù)、接收控制命令并將數(shù)據(jù)轉(zhuǎn)換為Camera Link需要的格式。采集卡選擇IO industries inc. 的Streams 5，支持最高時(shí)鐘頻率85M Medium模式的數(shù)據(jù)傳輸，能夠設(shè)置圖像的分辨率和顯示位數(shù)，實(shí)時(shí)查看圖像和原始數(shù)據(jù)并記錄（緩存區(qū)），系統(tǒng)的結(jié)構(gòu)如圖2所示。

根據(jù)KAI0340D CCD數(shù)據(jù)手冊(cè)，由FPGA產(chǎn)生驅(qū)動(dòng)時(shí)序，經(jīng)驅(qū)動(dòng)電路轉(zhuǎn)換為合適的電平供給CCD，CCD輸出的圖像數(shù)據(jù)經(jīng)過相關(guān)雙采樣（CDS）、可變?cè)鲆娣糯螅╒GA）和模數(shù)轉(zhuǎn)換（ADC）處理（視頻處理模塊），再被FPGA接收，F(xiàn)PGA會(huì)完成倒序的功能，并將數(shù)據(jù)打包為Camera Link要求的格式，經(jīng)采集卡傳輸?shù)缴衔粰C(jī)，上位機(jī)軟件來實(shí)現(xiàn)實(shí)時(shí)顯示的功能。在監(jiān)測(cè)圖像的過程中，如果發(fā)現(xiàn)圖像數(shù)據(jù)出現(xiàn)離焦、曝光時(shí)間不足或過度曝光、過亮或過暗等情況，可以通過調(diào)整焦距、改變積分時(shí)間和增益等方式實(shí)時(shí)處理，來獲得最優(yōu)的圖像數(shù)據(jù)，從而提高拍攝效率。

2.3驅(qū)動(dòng)時(shí)序

由于面陣CCD相機(jī)驅(qū)動(dòng)時(shí)序的復(fù)雜性，采用硬件描述語言Verilog HDL設(shè)計(jì)驅(qū)動(dòng)時(shí)序[8]。Verilog HDL采用自上至下及模塊化設(shè)計(jì)方式，具有強(qiáng)大的系統(tǒng)硬件描述能力，并能很好的配合仿真工具進(jìn)行時(shí)序仿真，大大縮減了電路的設(shè)計(jì)周期。在Xilinx公司提供的綜合工具ISE10.1環(huán)境下，使用同步邏輯設(shè)計(jì)減少毛刺的產(chǎn)生，提高電路的穩(wěn)定性。調(diào)用Modelsim SE6.5觀察時(shí)序波形，仿真波形如圖3所示。

2.4 圖像的數(shù)據(jù)率

本系統(tǒng)中CCD工作在雙端輸出模式，每個(gè)通道的數(shù)據(jù)率為40M/s，數(shù)據(jù)輸出峰值速率為80M/s，AD分辨率為12位，系統(tǒng)的數(shù)據(jù)產(chǎn)生速率為80M/s×12b=960Mb/s?？紤]到數(shù)據(jù)顯示和存儲(chǔ)的需要，將數(shù)據(jù)末端補(bǔ)零，擴(kuò)展至16位，這樣需要傳輸?shù)膶?shí)際數(shù)據(jù)率為80M/s×16b=1.28Gb/s=160MB/s目前普通硬盤的存儲(chǔ)速率一般為30～45MB/s，實(shí)驗(yàn)室已設(shè)計(jì)并調(diào)試完成一套存儲(chǔ)速度為35MB/s的便攜式圖像采集系統(tǒng)，但本系統(tǒng)的數(shù)據(jù)率為160MB/s，因此若要系統(tǒng)連續(xù)工作，還必須解決存儲(chǔ)的問題。實(shí)時(shí)壓縮是一種比較好的方式，這也是本組正在進(jìn)行的工作。

3 軟件界面和實(shí)時(shí)控制

3.1 實(shí)時(shí)顯示軟件界面

Streams 5軟件界面如圖4所示，該軟件可以以圖像和原始數(shù)據(jù)兩種方式實(shí)時(shí)的監(jiān)測(cè)Camera Link傳輸?shù)臄?shù)據(jù)，同時(shí)其record功能可以記錄數(shù)據(jù)，圖4就是記錄下的KAI0340D所拍攝的圖片，中間的白色矩形框用來選擇感興趣區(qū)域，圖像的前八列（白色和黑色）及最后兩列（白色）是添加的行頭行尾及電路狀態(tài)的參數(shù)。通過這些參數(shù)并結(jié)合圖像，監(jiān)測(cè)人員可以實(shí)時(shí)地調(diào)整相機(jī)參數(shù)，獲得最優(yōu)的圖像。

在配置文件LusterLight.xml中輸入以上語句，就會(huì)產(chǎn)生16位全色Base模式下分辨率為650×480的工作模式，在圖4菜單欄配置選項(xiàng)中選中該模式，則采集卡就可以采集這個(gè)模式的數(shù)據(jù)。同樣，我們可以為采集卡設(shè)置其它分辨率和位數(shù)的全色或彩色工作模式，這可以極大地提高采集卡的通用性。

由于顯示器的刷新頻率為60Hz，而圖像的幀頻為205.6fps，部分幀被跳過，但數(shù)據(jù)是被記錄下來的，我們可以在Record模式下回放，因此影響不大。

3.2 USB控制軟件

圖5所示的是在實(shí)驗(yàn)室原有軟件的基礎(chǔ)上更改獲得的USB控制軟件的界面。通過USB可以實(shí)時(shí)調(diào)整的參數(shù)有三組：相關(guān)雙采樣（CDS）的參考電壓，可變?cè)鲆娣糯笃鳎╒GA）增益和積分時(shí)間。

4 結(jié)論

本實(shí)時(shí)成像及顯示系統(tǒng)在ISE10.1環(huán)境下使用Verilog HDL語言開發(fā)，結(jié)合Modelsim SE6.5進(jìn)行調(diào)試，獲得了滿意的結(jié)果，實(shí)現(xiàn)了在205.6fps的幀頻下行間轉(zhuǎn)移650×480的方式的圖像顯示和緩存。該系統(tǒng)能夠在惡劣環(huán)境下通過監(jiān)測(cè)員實(shí)時(shí)地調(diào)整相機(jī)參數(shù)并選擇感興趣區(qū)域，獲得最優(yōu)的圖像，提高拍攝效率。下一步的計(jì)劃是利用壓縮技術(shù)，將圖像同步存儲(chǔ)在硬盤中，實(shí)現(xiàn)圖像的實(shí)時(shí)顯示和存儲(chǔ)。

參考文獻(xiàn)：

[1] 蘇宛新.大面陣CMOS實(shí)時(shí)同步成像及顯示系統(tǒng)的設(shè)計(jì)[J].光子學(xué)報(bào)，2012，41（3）：364-368.

[2] 王明富，楊世宏，吳欽章.大面陣CCD圖像實(shí)時(shí)顯示系統(tǒng)的設(shè)計(jì)[J].光學(xué)精密工程，2010，18（9）：2053-2059.

[3] Kodak KAI0340 Image Sensor User Guide[OL].www.kodak.com/go/imagers.

[4] 張?chǎng)?，王曉東，曲洪豐，等.基于背照式CCD的微弱目標(biāo)成像系統(tǒng)設(shè)計(jì)[J].激光與紅外，2012，42（3）：314-318.

[5] 薛盼盼，王曉東，曲洪豐.極紫外光子計(jì)數(shù)成像儀圖像快顯系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].激光與紅外，2011，41（12）：1378-1382.

[6] 周輝，張星祥，陶宏江，等.基于行間轉(zhuǎn)移CCD場(chǎng)輸出模式下的成像系統(tǒng)設(shè)計(jì)[J].液晶與顯示，2009，24（1）：121-125.endprint

摘要：為了能夠在特殊環(huán)境下拍攝到最優(yōu)的圖像，需要實(shí)時(shí)地調(diào)整相機(jī)參數(shù)，這要求實(shí)時(shí)顯示拍攝的圖像。使用FPGA配合通用Camera Link采集卡，設(shè)計(jì)了一套通用性很強(qiáng)的高幀頻面陣CCD實(shí)時(shí)顯示系統(tǒng)，使用Verilog HDL語言編寫CCD驅(qū)動(dòng)程序，能夠通過USB實(shí)時(shí)調(diào)整相機(jī)的工作參數(shù)，使相機(jī)工作在最佳狀態(tài)，使用KAI340D CCD 在205.6fps的幀頻下測(cè)試，系統(tǒng)工作良好，滿足了實(shí)驗(yàn)需求。

關(guān)鍵詞：CCD；實(shí)時(shí)顯示；FPGA；驅(qū)動(dòng)時(shí)序；Camera Link

中圖分類號(hào)：TP752 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2014）34-8277-02

在航空航天、遙感測(cè)繪、高速攝影及彈道相機(jī)對(duì)動(dòng)態(tài)目標(biāo)跟蹤，姿態(tài)和形變測(cè)量領(lǐng)域的應(yīng)用中，對(duì)圖像分辨率和幀頻的要求不斷提高。然而這類圖像通常都是在比較惡劣的環(huán)境中拍攝的，其自動(dòng)增益控制和感興趣區(qū)的選擇算法目前還不能滿足要求，因此研制高速數(shù)字相機(jī)實(shí)時(shí)顯示系統(tǒng)具有很大的實(shí)際意義。在實(shí)時(shí)顯示系統(tǒng)中，監(jiān)測(cè)員可以根據(jù)拍攝條件實(shí)時(shí)調(diào)整增益、感興趣區(qū)域、焦距和積分時(shí)間等，獲得高質(zhì)量的原始數(shù)據(jù)，極大地提高拍攝效率。

實(shí)時(shí)高清視頻圖像解決辦法有兩種：采用FPGA（Field Programmable Gate Array）與DSP（Digital Signal Processor ）的結(jié)合方法或者是FPGA+視頻驅(qū)動(dòng)芯片的方法。這兩種方法只能針對(duì)特定的系統(tǒng)，通用性都比較差且比較復(fù)雜[1-2]。該文采用KAI0340D和FPGA結(jié)合通用Camera Link采集卡實(shí)現(xiàn)Base模式下的高幀頻數(shù)字圖像實(shí)時(shí)顯示系統(tǒng)，具有系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，調(diào)試周期短，可移植性高等優(yōu)點(diǎn)。

1 硬件電路和驅(qū)動(dòng)設(shè)計(jì)

1.1 KAI340D內(nèi)部結(jié)構(gòu)

KAI0340D是Kodak公司的行間轉(zhuǎn)移面陣CCD（Charge Couple Devices），像素大小為7μm×7μm，分辨率為640H×480V，40M時(shí)鐘驅(qū)動(dòng)、雙端輸出模式下幀頻可達(dá)210fps[3]，結(jié)構(gòu)如圖1所示。

CCD工作在雙端模式時(shí)，其Video R數(shù)據(jù)為倒序輸出，需要后續(xù)電路進(jìn)行拼接。

2.2系統(tǒng)結(jié)構(gòu)

FPGA芯片選擇Xilinx公司的Spartan3AN系列XC3S400AN，具有360K的Block RAM，以及311個(gè)User I/O[4]。這些資源可以方便的編寫CCD驅(qū)動(dòng)時(shí)序、接收和拼接CCD數(shù)據(jù)、接收控制命令并將數(shù)據(jù)轉(zhuǎn)換為Camera Link需要的格式。采集卡選擇IO industries inc. 的Streams 5，支持最高時(shí)鐘頻率85M Medium模式的數(shù)據(jù)傳輸，能夠設(shè)置圖像的分辨率和顯示位數(shù)，實(shí)時(shí)查看圖像和原始數(shù)據(jù)并記錄（緩存區(qū)），系統(tǒng)的結(jié)構(gòu)如圖2所示。

根據(jù)KAI0340D CCD數(shù)據(jù)手冊(cè)，由FPGA產(chǎn)生驅(qū)動(dòng)時(shí)序，經(jīng)驅(qū)動(dòng)電路轉(zhuǎn)換為合適的電平供給CCD，CCD輸出的圖像數(shù)據(jù)經(jīng)過相關(guān)雙采樣（CDS）、可變?cè)鲆娣糯螅╒GA）和模數(shù)轉(zhuǎn)換（ADC）處理（視頻處理模塊），再被FPGA接收，F(xiàn)PGA會(huì)完成倒序的功能，并將數(shù)據(jù)打包為Camera Link要求的格式，經(jīng)采集卡傳輸?shù)缴衔粰C(jī)，上位機(jī)軟件來實(shí)現(xiàn)實(shí)時(shí)顯示的功能。在監(jiān)測(cè)圖像的過程中，如果發(fā)現(xiàn)圖像數(shù)據(jù)出現(xiàn)離焦、曝光時(shí)間不足或過度曝光、過亮或過暗等情況，可以通過調(diào)整焦距、改變積分時(shí)間和增益等方式實(shí)時(shí)處理，來獲得最優(yōu)的圖像數(shù)據(jù)，從而提高拍攝效率。

2.3驅(qū)動(dòng)時(shí)序

由于面陣CCD相機(jī)驅(qū)動(dòng)時(shí)序的復(fù)雜性，采用硬件描述語言Verilog HDL設(shè)計(jì)驅(qū)動(dòng)時(shí)序[8]。Verilog HDL采用自上至下及模塊化設(shè)計(jì)方式，具有強(qiáng)大的系統(tǒng)硬件描述能力，并能很好的配合仿真工具進(jìn)行時(shí)序仿真，大大縮減了電路的設(shè)計(jì)周期。在Xilinx公司提供的綜合工具ISE10.1環(huán)境下，使用同步邏輯設(shè)計(jì)減少毛刺的產(chǎn)生，提高電路的穩(wěn)定性。調(diào)用Modelsim SE6.5觀察時(shí)序波形，仿真波形如圖3所示。

2.4 圖像的數(shù)據(jù)率

本系統(tǒng)中CCD工作在雙端輸出模式，每個(gè)通道的數(shù)據(jù)率為40M/s，數(shù)據(jù)輸出峰值速率為80M/s，AD分辨率為12位，系統(tǒng)的數(shù)據(jù)產(chǎn)生速率為80M/s×12b=960Mb/s。考慮到數(shù)據(jù)顯示和存儲(chǔ)的需要，將數(shù)據(jù)末端補(bǔ)零，擴(kuò)展至16位，這樣需要傳輸?shù)膶?shí)際數(shù)據(jù)率為80M/s×16b=1.28Gb/s=160MB/s目前普通硬盤的存儲(chǔ)速率一般為30～45MB/s，實(shí)驗(yàn)室已設(shè)計(jì)并調(diào)試完成一套存儲(chǔ)速度為35MB/s的便攜式圖像采集系統(tǒng)，但本系統(tǒng)的數(shù)據(jù)率為160MB/s，因此若要系統(tǒng)連續(xù)工作，還必須解決存儲(chǔ)的問題。實(shí)時(shí)壓縮是一種比較好的方式，這也是本組正在進(jìn)行的工作。

3 軟件界面和實(shí)時(shí)控制

3.1 實(shí)時(shí)顯示軟件界面

Streams 5軟件界面如圖4所示，該軟件可以以圖像和原始數(shù)據(jù)兩種方式實(shí)時(shí)的監(jiān)測(cè)Camera Link傳輸?shù)臄?shù)據(jù)，同時(shí)其record功能可以記錄數(shù)據(jù)，圖4就是記錄下的KAI0340D所拍攝的圖片，中間的白色矩形框用來選擇感興趣區(qū)域，圖像的前八列（白色和黑色）及最后兩列（白色）是添加的行頭行尾及電路狀態(tài)的參數(shù)。通過這些參數(shù)并結(jié)合圖像，監(jiān)測(cè)人員可以實(shí)時(shí)地調(diào)整相機(jī)參數(shù)，獲得最優(yōu)的圖像。

在配置文件LusterLight.xml中輸入以上語句，就會(huì)產(chǎn)生16位全色Base模式下分辨率為650×480的工作模式，在圖4菜單欄配置選項(xiàng)中選中該模式，則采集卡就可以采集這個(gè)模式的數(shù)據(jù)。同樣，我們可以為采集卡設(shè)置其它分辨率和位數(shù)的全色或彩色工作模式，這可以極大地提高采集卡的通用性。

由于顯示器的刷新頻率為60Hz，而圖像的幀頻為205.6fps，部分幀被跳過，但數(shù)據(jù)是被記錄下來的，我們可以在Record模式下回放，因此影響不大。

3.2 USB控制軟件

圖5所示的是在實(shí)驗(yàn)室原有軟件的基礎(chǔ)上更改獲得的USB控制軟件的界面。通過USB可以實(shí)時(shí)調(diào)整的參數(shù)有三組：相關(guān)雙采樣（CDS）的參考電壓，可變?cè)鲆娣糯笃鳎╒GA）增益和積分時(shí)間。

4 結(jié)論

本實(shí)時(shí)成像及顯示系統(tǒng)在ISE10.1環(huán)境下使用Verilog HDL語言開發(fā)，結(jié)合Modelsim SE6.5進(jìn)行調(diào)試，獲得了滿意的結(jié)果，實(shí)現(xiàn)了在205.6fps的幀頻下行間轉(zhuǎn)移650×480的方式的圖像顯示和緩存。該系統(tǒng)能夠在惡劣環(huán)境下通過監(jiān)測(cè)員實(shí)時(shí)地調(diào)整相機(jī)參數(shù)并選擇感興趣區(qū)域，獲得最優(yōu)的圖像，提高拍攝效率。下一步的計(jì)劃是利用壓縮技術(shù)，將圖像同步存儲(chǔ)在硬盤中，實(shí)現(xiàn)圖像的實(shí)時(shí)顯示和存儲(chǔ)。

參考文獻(xiàn)：

[1] 蘇宛新.大面陣CMOS實(shí)時(shí)同步成像及顯示系統(tǒng)的設(shè)計(jì)[J].光子學(xué)報(bào)，2012，41（3）：364-368.

[2] 王明富，楊世宏，吳欽章.大面陣CCD圖像實(shí)時(shí)顯示系統(tǒng)的設(shè)計(jì)[J].光學(xué)精密工程，2010，18（9）：2053-2059.

[3] Kodak KAI0340 Image Sensor User Guide[OL].www.kodak.com/go/imagers.

[4] 張?chǎng)?，王曉東，曲洪豐，等.基于背照式CCD的微弱目標(biāo)成像系統(tǒng)設(shè)計(jì)[J].激光與紅外，2012，42（3）：314-318.

[5] 薛盼盼，王曉東，曲洪豐.極紫外光子計(jì)數(shù)成像儀圖像快顯系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].激光與紅外，2011，41（12）：1378-1382.

[6] 周輝，張星祥，陶宏江，等.基于行間轉(zhuǎn)移CCD場(chǎng)輸出模式下的成像系統(tǒng)設(shè)計(jì)[J].液晶與顯示，2009，24（1）：121-125.endprint