(國(guó)防科技大學(xué)電子科學(xué)與工程學(xué)院,湖南長(zhǎng)沙410073)

0 引言

近年來(lái),超寬帶穿墻雷達(dá)成為國(guó)內(nèi)外學(xué)者研究的熱點(diǎn),十分適用于反恐、安檢和搜救等領(lǐng)域。同時(shí),鑒于國(guó)際國(guó)內(nèi)艱巨的反恐形勢(shì),加強(qiáng)穿墻雷達(dá)系統(tǒng)尤其是其接收機(jī)的研究就相當(dāng)重要了。對(duì)超寬帶穿墻雷達(dá)接收機(jī)來(lái)說(shuō),接收信號(hào)為超寬帶窄脈沖信號(hào),其頻譜很寬[1]。若進(jìn)行高頻實(shí)時(shí)采樣,成本相當(dāng)高;但若利用等效采樣的方法對(duì)其進(jìn)行采樣,便會(huì)極大地減小對(duì)高頻超寬帶信號(hào)采樣的難度,而且成本也會(huì)大幅度地減小。因此,等效采樣這種高速采樣手段也越來(lái)越成為超寬帶雷達(dá)接收機(jī)發(fā)展的必然選擇[2]。

上世紀(jì)50年代以來(lái),超寬帶等效采樣技術(shù)在摸索中不斷發(fā)展[3-7],其設(shè)計(jì)核心為采樣門電路。1994年,McEwan系統(tǒng)地闡述了單管采樣門、對(duì)稱采樣門、平衡采樣門以及橋式采樣門的電路結(jié)構(gòu),分析并總結(jié)了它們各自的特點(diǎn)和局限性[8]。后來(lái),Reisenzahn等人充分利用取樣相位檢測(cè)器(Sampling Phase Detectors,SPD)設(shè)計(jì)了超寬帶脈沖接收機(jī),但由于使用的差分運(yùn)算放大器工作帶寬的限制導(dǎo)致重建后的低頻信號(hào)與原始UWB脈沖信號(hào)形狀一致性較差[9]。這幾種傳統(tǒng)的采樣門電路對(duì)取樣脈沖和精密時(shí)間延時(shí)提出了更高的要求,故取樣脈沖產(chǎn)生電路和精密延時(shí)電路得以快速發(fā)展。取樣脈沖產(chǎn)生電路的典型核心器件主要有隧道二極管、階躍恢復(fù)二極管(SRD)和雪崩晶體管等分立元件以及高速邏輯芯片[10]。此外,Han等人還利用傳輸線原理,結(jié)合SRD的階躍恢復(fù)特性實(shí)現(xiàn)了脈沖寬度為400 ps的窄脈沖,但這類取樣脈沖產(chǎn)生電路結(jié)構(gòu)復(fù)雜,且結(jié)構(gòu)不穩(wěn)定[11]。但精密延時(shí)電路大都結(jié)合延時(shí)時(shí)間長(zhǎng)的芯片和延時(shí)精度高的芯片,利用FPGA的控制以產(chǎn)生延時(shí)精度高且延時(shí)時(shí)間長(zhǎng)的延時(shí)電路,但兩者又難以協(xié)調(diào)[12]。這一矛盾嚴(yán)重制約著等效采樣的采樣頻率,穩(wěn)定性更是無(wú)法得到保障。

本文優(yōu)化了傳統(tǒng)等效采樣技術(shù)的采樣過(guò)程,從根本上解決了精密延時(shí)電路對(duì)延時(shí)精度高和延時(shí)時(shí)間長(zhǎng)難以兼容的難題,提高了信號(hào)采集的實(shí)時(shí)性。同時(shí),基于單片微波集成電路(Monolithic Microwave Integrated Circuit,MMIC)設(shè)計(jì)了一種全新的等效采樣接收機(jī)前端實(shí)現(xiàn)方案,創(chuàng)造性地利用跟蹤保持芯片實(shí)現(xiàn)了對(duì)接收信號(hào)的快速跟蹤和保持,克服了傳統(tǒng)取樣門電路中跟蹤保持電路難以在極短的時(shí)間內(nèi)導(dǎo)通和關(guān)斷的問(wèn)題,從而能夠穩(wěn)定地保持采集到的高頻瞬時(shí)信號(hào)。此外,這一設(shè)計(jì)還降低了采集高頻信號(hào)所需的取樣脈沖的要求,降低了成本。

1 改進(jìn)的穿墻雷達(dá)等效采樣分析

就目前信號(hào)采樣的研究現(xiàn)狀來(lái)說(shuō),時(shí)域信號(hào)的采樣方法主要有實(shí)時(shí)采樣和等效采樣,而對(duì)于周期性的超寬帶待采脈沖信號(hào)來(lái)說(shuō),等效采樣具有其獨(dú)特的優(yōu)勢(shì)。該方法是在不同的觸發(fā)周期內(nèi)取得信號(hào)的相位和幅值信息,再按照一定算法對(duì)信號(hào)進(jìn)行重構(gòu),從而反映出信號(hào)完整的波形信息。其中,順序等效采樣能夠提供更大的時(shí)間分辨率和精度,普遍使用在高速采樣系統(tǒng)中。

順序等效采樣每次采樣都由觸發(fā)信號(hào)來(lái)啟動(dòng),一旦檢測(cè)到觸發(fā)信號(hào),采樣器會(huì)在一個(gè)短時(shí)間窗內(nèi)完成采樣,當(dāng)下一次觸發(fā)到來(lái)時(shí),系統(tǒng)會(huì)給采樣微小的延時(shí)增量Δt,進(jìn)行另一次采樣,如此重復(fù)多次,后續(xù)的采樣點(diǎn)均比前一次采樣點(diǎn)有一個(gè)微小的時(shí)延增量Δt,直到遍歷整個(gè)采樣時(shí)間窗,數(shù)據(jù)采集結(jié)束后可以按順序組合重構(gòu)出信號(hào)的特征信息。這種傳統(tǒng)的順序等效采樣在每個(gè)周期內(nèi)只采集一個(gè)樣本,導(dǎo)致信號(hào)采集的實(shí)時(shí)性很差,脈沖重復(fù)頻率的利用率也很差。而針對(duì)穿墻雷達(dá)接收機(jī),本文改進(jìn)了順序等效采樣的采樣過(guò)程,如圖1所示,在每個(gè)采樣周期內(nèi)采集多點(diǎn),成倍地提高了利用率。

圖1 改進(jìn)的穿墻雷達(dá)接收機(jī)等效采樣方法

由圖1可知,重構(gòu)后的信號(hào)采樣點(diǎn)間隔不完全相等,即不等值步進(jìn),但采樣時(shí)間點(diǎn)有規(guī)律:

式中,m=0,…,M-1,n=0,…,N-1,tc為延時(shí)信號(hào)的傳播延時(shí),M為微小時(shí)間間隔步進(jìn)次數(shù),有

N為單個(gè)脈沖重復(fù)間隔內(nèi)采樣點(diǎn)數(shù)目,有

式中,td=2Rmax/c為探測(cè)距離所對(duì)應(yīng)的時(shí)間,τΔ為距離向掃描單元對(duì)應(yīng)的時(shí)間,Δt為步進(jìn)時(shí)間間隔。Ts=T+Δt,其中T為脈沖重復(fù)間隔(PRI),采樣樣本的保持時(shí)間τhold決定了后續(xù)AD模塊所需的最小采樣間隔。

設(shè)待采信號(hào)為f(t),取樣脈沖信號(hào)為

信號(hào)采樣的結(jié)果為

在傳統(tǒng)等效采樣過(guò)程中,每個(gè)周期Ts內(nèi)僅采集一個(gè)樣本,即如式(1)中n=0,則有

因待采信號(hào)的周期性:f(t)=f(t+T),其等效的實(shí)時(shí)采樣信號(hào)為

而優(yōu)化的順序等效采樣過(guò)程在每個(gè)時(shí)間點(diǎn)t mn上采集一個(gè)樣本,然后需要以樣本采樣時(shí)間關(guān)系進(jìn)行重新組合,其等效的采樣重構(gòu)信號(hào)與采樣信號(hào)的保持時(shí)間有關(guān),為

式(8)經(jīng)傅里葉變換后得

式中,等效采樣頻率為

由式(8)和式(10)可知,改進(jìn)的等效采樣過(guò)程相當(dāng)于將待采信號(hào)展寬后進(jìn)行采樣,而時(shí)域展寬比和頻譜壓縮系數(shù)為τhold/Δt,同時(shí)保留了輸入信號(hào)的所有頻率,故而這種改進(jìn)的等效采樣方法是可行有效的。相比于傳統(tǒng)等效采樣方法,這種方法在一個(gè)脈沖重復(fù)時(shí)間內(nèi)采集的樣本數(shù)提高了N倍,樣本的采樣效率也提高了N倍,而整個(gè)掃描距離不變,極大地提高了等效采樣的實(shí)時(shí)性和脈沖重復(fù)頻率的利用率。

2 接收機(jī)前端總體設(shè)計(jì)

根據(jù)圖1對(duì)改進(jìn)的等效采樣技術(shù)分析可知,等效采樣接收機(jī)在接收到信號(hào)之后,需要進(jìn)行低噪聲放大處理,每次采樣需要由快速開(kāi)斷的取樣門電路來(lái)完成,而控制取樣門電路選擇性地導(dǎo)通和關(guān)斷是實(shí)現(xiàn)新型等效采樣接收機(jī)的關(guān)鍵,那么,設(shè)計(jì)精密的延時(shí)電路就至關(guān)重要。通常,這樣精密可靠的延時(shí)功能由精密延時(shí)芯片來(lái)完成,這就需要利用FPGA進(jìn)行編程控制脈沖觸發(fā)信號(hào)的時(shí)序,同時(shí),還能夠提供同步時(shí)鐘信號(hào)。

倘若采用傳統(tǒng)的等效采樣接收機(jī)結(jié)構(gòu),不僅對(duì)精密延時(shí)電路、取樣脈沖產(chǎn)生電路和取樣門電路提出了很高的要求,而且因?yàn)榉至⒃y以兼顧快速充電和慢速放電,還會(huì)導(dǎo)致樣本采集之后無(wú)法長(zhǎng)時(shí)間保持,客觀制約了等效采樣頻率。隨著MMIC技術(shù)的高速發(fā)展,各種高頻芯片不斷涌現(xiàn),電路集成的優(yōu)勢(shì)也更加明顯,于是,基于一種高頻的跟蹤保持芯片,設(shè)計(jì)了一種新型等效采樣接收機(jī),這種跟蹤保持芯片能夠很好地具備取樣門的功能,而且這種芯片內(nèi)置的脈沖整形電路也降低了對(duì)極窄取樣脈沖的指標(biāo)要求。

因此,取樣脈沖可以直接由FPGA模塊產(chǎn)生,而不需要特別地設(shè)計(jì)取樣脈沖產(chǎn)生電路。另一方面,這種方法改變了觸發(fā)脈沖延時(shí)和產(chǎn)生觸發(fā)脈沖的順序,應(yīng)該為先由FPGA產(chǎn)生極窄觸發(fā)脈沖,之后再進(jìn)行精密的延時(shí)。基于跟蹤保持芯片的新型等效采樣接收機(jī)前端設(shè)計(jì)方案如圖2所示。

由圖2可知,新型等效采樣接收機(jī)前端主要由跟蹤保持電路(Track/Hold)、精密延時(shí)電路、低噪聲放大電路(Low Noise Amplifer,LNA)、模數(shù)轉(zhuǎn)換(Analog to Digital Converter,ADC)及FPGA組成。外部時(shí)鐘為FPGA提供精準(zhǔn)的時(shí)鐘信號(hào),FPGA模塊主要產(chǎn)生精密時(shí)延電路的邏輯控制信號(hào)和同步時(shí)鐘信號(hào),控制精密延時(shí)芯片產(chǎn)生順序時(shí)延的時(shí)序信號(hào),以觸發(fā)跟蹤保持芯片對(duì)接收信號(hào)進(jìn)行高速采樣和保持,而采集后的信號(hào)保持過(guò)后便能夠很容易地采集和重構(gòu)了。而且,優(yōu)化的接收機(jī)結(jié)構(gòu)中跟蹤保持芯片集成了脈沖整形網(wǎng)絡(luò),故能降低對(duì)取樣窄脈沖的要求,甚至僅僅需要FPGA產(chǎn)生即可。高頻信號(hào)有序地采集下來(lái)后,后續(xù)AD部分需要完成低速率的采樣,并送至計(jì)算機(jī)終端進(jìn)行信號(hào)重組。

圖2 基于跟蹤保持芯片的新型等效采樣接收機(jī)前端設(shè)計(jì)

在超寬帶脈沖型穿墻雷達(dá)等效采樣接收機(jī)中,為了達(dá)到較好的空間分辨率和穿透性能,接收信號(hào)的脈沖寬度為1 ns的單周波脈沖。對(duì)這種超寬帶脈沖信號(hào)進(jìn)行采樣,若要不失真地進(jìn)行采集,在脈沖寬度內(nèi)至少需要采集10個(gè)樣本[1]。那么,采樣的時(shí)間分辨率最低為100 ps,即在等效采樣接收機(jī)中,順序步進(jìn)延遲的時(shí)間最大為100 ps。另外,穿墻雷達(dá)的最遠(yuǎn)探測(cè)距離Rmax為30 m,根據(jù)td=2Rmax/c,那么接收信號(hào)的檢測(cè)時(shí)間范圍td為200 ns,延時(shí)芯片也需要完成200 ns的精密延時(shí)。

3 接收機(jī)前端關(guān)鍵模塊設(shè)計(jì)

在基于MMIC跟蹤保持芯片的新型等效采樣接收機(jī)設(shè)計(jì)中,跟蹤保持電路、精密延時(shí)電路和FPGA模塊是設(shè)計(jì)的關(guān)鍵,這三個(gè)關(guān)鍵模塊相互制約,直接決定了沖激型穿墻雷達(dá)等效采樣接收機(jī)的性能。

3.1 跟蹤保持電路

跟蹤保持電路是新型等效采樣接收機(jī)設(shè)計(jì)的核心,主要完成對(duì)接收信號(hào)進(jìn)行跟蹤和保持,跟蹤的速率和樣本保持的時(shí)間直接關(guān)系著其他模塊的設(shè)計(jì)指標(biāo),既需要跟蹤的速率高,也需要保持的時(shí)間長(zhǎng)。顯然,普通的分立元件無(wú)法實(shí)現(xiàn)。

根據(jù)等效采樣接收機(jī)的設(shè)計(jì)指標(biāo),跟蹤保持電路必須在100 ps的步進(jìn)時(shí)間內(nèi)完成導(dǎo)通采樣和關(guān)斷,由B?0.35/τ可知[13],跟蹤保持電路的采樣帶寬需大于3.5 GHz,同時(shí),由于樣本保持的時(shí)間決定了后續(xù)AD模塊的采樣率,保持的時(shí)間越長(zhǎng)越好。這樣,Hittite公司的HMC660LC4B芯片便是最佳選擇,該芯片的采樣帶寬達(dá)到4.5 GHz,樣本最大的保持時(shí)間為5 ns,同時(shí),時(shí)鐘頻率工作范圍寬,可在100～3 000 MHz頻段內(nèi)工作,輕便小巧,集成度高。

但是,跟蹤保持芯片HMC660LC4B主要用于數(shù)字采樣示波器,現(xiàn)將其用于對(duì)接收信號(hào)的采樣保持模式上,若采用原有的工作模式,使用占空比為50%的時(shí)鐘信號(hào),那么與其同步的接收信號(hào)的脈沖重復(fù)頻率也要很高,這顯然是不可能的。本文改進(jìn)了其工作模式,在保證時(shí)鐘正脈沖不變的情況下,利用FPGA實(shí)現(xiàn)輸入時(shí)鐘頻率與接收機(jī)的脈沖重復(fù)頻率的同步,既降低了跟蹤保持芯片對(duì)輸入脈沖的重復(fù)頻率要求,也保證了跟蹤保持芯片能夠很好地在合理狀態(tài)下工作,確保了其穩(wěn)定性和可靠性。

為了降低輸入窄脈沖的要求,接收機(jī)前端的跟蹤保持芯片HMC660LC4B可工作在100 MHz的時(shí)鐘頻率下,這樣,時(shí)鐘的正脈沖寬度為5 ns,電平為L(zhǎng)VPECL,脈沖上下邊沿時(shí)間為600 ps,這樣就明確了精密延時(shí)電路和FPGA模塊的設(shè)計(jì)要求。

3.2 精密時(shí)延電路

精密延時(shí)電路主要產(chǎn)生時(shí)序信號(hào),延時(shí)的精度直接影響著接收機(jī)的采樣性能,且時(shí)延電路的延時(shí)范圍決定了接收機(jī)所處理接收信號(hào)的時(shí)間范圍,從而決定了沖激脈沖體制穿墻雷達(dá)所能夠測(cè)量的最遠(yuǎn)探測(cè)距離。但是延時(shí)精度和最大延時(shí)時(shí)間相互矛盾,若追求較高精度需要縮短最大延時(shí)時(shí)間,相反,若追求最大延時(shí)時(shí)間則要降低延時(shí)的精度。

若采用傳統(tǒng)的等效采樣方法,穿墻雷達(dá)接收機(jī)需要實(shí)現(xiàn)高精度和大范圍的延時(shí)。根據(jù)對(duì)沖激脈沖體制穿墻雷達(dá)等效采樣接收機(jī)的分析可知,精密延時(shí)電路需要實(shí)現(xiàn)的延時(shí)范圍為200 ns,步進(jìn)延時(shí)時(shí)間為100 ps,而為了保證等效采樣步進(jìn)的準(zhǔn)確性,步進(jìn)的精度要求為步進(jìn)時(shí)間的10%,即10 ps。若采用傳統(tǒng)的等效采樣技術(shù),則要求高精度和大范圍的延時(shí),通常采用兩級(jí)串聯(lián)延時(shí)模式,但端口不匹配和延時(shí)精度難以統(tǒng)一。因此,本文優(yōu)化了傳統(tǒng)等效采樣技術(shù)的采樣方法,改進(jìn)后的等效采樣方法利用距離分段掃描方法,從而避免了長(zhǎng)時(shí)段的延時(shí)。

具體來(lái)說(shuō),穿墻雷達(dá)的最大探測(cè)距離為30 m,而精延時(shí)芯片所能夠延時(shí)的最大時(shí)間為10 ns,其對(duì)應(yīng)的掃描距離為1.5 m,則可將其分為20個(gè)距離單元,每個(gè)距離單元對(duì)應(yīng)的檢測(cè)時(shí)間τΔ=10 ns,故延時(shí)的范圍就為10 ns,故只需保證10 ps的延時(shí)精度即可。而ON Semiconductor Inc的 MC100EP196A延時(shí)芯片便能夠輕易實(shí)現(xiàn),同時(shí)還避免了端口的不匹配和延時(shí)精度的不統(tǒng)一問(wèn)題。

MC100EP196A芯片的10位控制位能夠完成10 ns的精密延時(shí),其延時(shí)傳播時(shí)間tc=2.2 ns,輸出信號(hào)邊沿的上升下降時(shí)間為120 ps,脈沖輸出為L(zhǎng)VPECL電平,能夠滿足跟蹤保持芯片對(duì)觸發(fā)信號(hào)電壓的要求。

3.3 FPGA模塊

FPGA模塊主要完成精密延時(shí)電路的時(shí)序控制功能以及取樣脈沖的產(chǎn)生。根據(jù)圖1的分析可知,取樣脈沖可由FPGA直接提供,經(jīng)過(guò)精密延時(shí)電路適當(dāng)?shù)难訒r(shí)到達(dá)跟蹤保持芯片,以完成對(duì)接收信號(hào)的采集和保持。整個(gè)延時(shí)功能是由FPGA控制的,時(shí)序的控制體現(xiàn)了優(yōu)化等效采樣方法的思想。

而取樣時(shí)序控制是該模塊設(shè)計(jì)的核心,由鎖相環(huán)產(chǎn)生200 MHz的FPGA外部時(shí)鐘驅(qū)動(dòng),是FPGA模塊產(chǎn)生時(shí)序信號(hào)和邏輯控制信號(hào)的基準(zhǔn)信號(hào)。由于精密延時(shí)芯片要求LVPECL的輸入電平,并參考控制字的邏輯位數(shù),FPGA模塊可選擇MAX7000AE系列的EPM7064AETC100-10芯片,其輸出電平為3.3 V,能夠完成對(duì)邏輯控制位和輸入時(shí)鐘的電平要求。根據(jù)FPGA模塊的設(shè)計(jì)目標(biāo),設(shè)計(jì)的邏輯控制信號(hào)和觸發(fā)脈沖信號(hào)時(shí)序如圖3所示。

由圖3可知,外部輸入的200 MHz時(shí)鐘信號(hào)是FPGA所有時(shí)序信號(hào)的基準(zhǔn)同步信號(hào),啟動(dòng)參考信號(hào)Sweep_Strobe是在收到上位控制信號(hào)Reset后產(chǎn)生,開(kāi)始一個(gè)完整的掃描周期;1 MHz的時(shí)鐘信號(hào)作為穿墻雷達(dá)的脈沖重復(fù)頻率(PRF),由距離掃描范圍td和距離分段掃描時(shí)間τΔ可知,整個(gè)探測(cè)距離分為N=td/τΔ=20段,因而在同一脈沖重復(fù)間隔T內(nèi),相鄰觸發(fā)脈沖上升沿之間的時(shí)間差為10 ns,觸發(fā)脈沖寬度為5 ns;而由距離分段掃描時(shí)間τΔ和步進(jìn)時(shí)間間隔Δt可知,每個(gè)掃描周期內(nèi)步進(jìn)的次數(shù)為N=τΔ/Δt=100次,因?yàn)镸C100EP196A的步進(jìn)精度為10 ps,那么延時(shí)芯片的控制字每當(dāng)1 MHz時(shí)鐘到來(lái)后延時(shí)計(jì)數(shù)加10,編程測(cè)試結(jié)果如圖4所示。

由圖4可知,Clk_200M信號(hào)作為FPGA的基準(zhǔn)信號(hào),每當(dāng)Clk_200M上升沿到來(lái)時(shí),產(chǎn)生一個(gè)窄脈沖觸發(fā)信號(hào),200個(gè)Clk_200M信號(hào)時(shí)間相當(dāng)于一個(gè)Clk_1M的時(shí)間;當(dāng)Clk_1M信號(hào)的上升沿到來(lái)時(shí),控制輸出信號(hào)MC_Value就增加10’d10,這樣,每個(gè)Clk_1M周期內(nèi)就包含有20個(gè)窄脈沖信號(hào),總時(shí)長(zhǎng)為200 ns,如圖4(a)所示。因?yàn)槊看窝訒r(shí)步進(jìn)時(shí)間為100 ps,這樣,步進(jìn)信號(hào)每延時(shí)10 ns需要10個(gè)Clk_1M周期,則MC_Value一個(gè)完整的步進(jìn)控制時(shí)間為10?1μs,如圖4(b)所示。如此,即可實(shí)現(xiàn)對(duì)延時(shí)精度10 ps,總延時(shí)時(shí)間為200 ns的延時(shí)控制。仿真結(jié)果與理論分析設(shè)計(jì)相吻合,很好地驗(yàn)證了邏輯控制信號(hào)的相對(duì)關(guān)系,能夠?yàn)榫苎訒r(shí)電路提供精準(zhǔn)的延時(shí)信號(hào)。

需要注意的是,由于MC100EP196A芯片存在傳輸時(shí)間,這會(huì)導(dǎo)致每次的延時(shí)都要比理想的延時(shí)“晚”2.2 ns,但每次控制延時(shí)都會(huì)晚相同的時(shí)間,故整個(gè)延時(shí)時(shí)間窗就整體“晚”2.2 ns,相當(dāng)于掃描距離窗“外推”,但這些對(duì)采樣的結(jié)果影響不大。

圖3 FPGA模塊邏輯控制信號(hào)和觸發(fā)脈沖時(shí)序分析

圖4 FPGA模塊邏輯控制信號(hào)和觸發(fā)脈沖信號(hào)時(shí)序測(cè)試

4 結(jié)束語(yǔ)

本文改進(jìn)了傳統(tǒng)等效采樣的采樣模式,討論和分析了其可行性,提出了新型超寬帶等效采樣接收機(jī)前端的設(shè)計(jì)思路和方法,理論分析并仿真論證了優(yōu)化的等效采樣方法。理論分析與仿真測(cè)試結(jié)果一致性良好,充分論證了實(shí)現(xiàn)10 GHz的等效采樣頻率的可行性。與現(xiàn)有技術(shù)相比,該方案充分發(fā)揮了MMIC跟蹤保持芯片的高重復(fù)頻率、高穩(wěn)定性和高度集成的優(yōu)勢(shì),極大地提高了傳統(tǒng)等效采樣的實(shí)時(shí)性,降低了等效采樣技術(shù)對(duì)取樣脈沖信號(hào)的要求,減小了精密延時(shí)信號(hào)的延時(shí)時(shí)間范圍。電路元器件數(shù)量少,結(jié)構(gòu)緊湊,集成度高,極大地簡(jiǎn)化了接收機(jī)的結(jié)構(gòu),又能獲得極佳的性能。同時(shí),還避免了分立元件搭建等效采樣電路所帶來(lái)的不穩(wěn)定性和不可靠性,可以很好地應(yīng)用在穿墻雷達(dá)等效采樣接收機(jī)中。下一步的研究重點(diǎn)將是進(jìn)一步提高信號(hào)采集的可靠性,可通過(guò)多次采樣的累加值作為樣本,提高信噪比,為更精確更快速地采集高頻信號(hào)打下良好的基礎(chǔ)。

[1]費(fèi)元春.超寬帶雷達(dá)理論與技術(shù)[M].北京:國(guó)防工業(yè)出版社,2010:41-46.

[2]沈紹祥,葉盛波,方廣有.基于無(wú)載頻脈沖雷達(dá)信號(hào)的高速數(shù)字采樣方法與實(shí)現(xiàn)[J].雷達(dá)學(xué)報(bào),2012,1(2):136-142.

[3]KAHRS M.50 Years of RF and Microwave Sampling[J].IEEE Trans on Microwave Theory and Techniques,2003,51(6):1787-1805.

[4]周維,王赤,田茂,等.基于等效時(shí)間采樣的探地雷達(dá)回波信號(hào)采樣方法研究[J].雷達(dá)科學(xué)與技術(shù),2004,2(1):43-47.ZHOU Wei,WANG Chi,TIAN Mao,et al.Research on a Sample-Collecting Method of Echo Data of Ground Penetrating Radar Based on Equivalent Time Sampling[J].Radar Science and Technology,2004,2(1):43-47.(in Chinese)

[5]CHEN C,WU S,MENG S,et al.Application of Equivalent-Time Sampling Combined with Real-Time Sampling in UWB Through-Wall Imaging Radar[C]∥International Conference on Instrumentation,Measurement,Computer,Communication and Control,Beijing:[s.n.],2011:721-724.

[6]LIU Q,WANG Y,FATHY A E.A Compact Integrated 100 GS/s Sampling Module for UWB See Through Wall Radar with Fast Refresh Rate for Dynamic Real Time Imaging[C]∥Radio and Wireless Symposium(RWS 2012),Santa Clara:[s.n.],2012:59-62.

[7]LIU Q,WANG Y,FATHY A E.Towards Low Cost,High Speed Data Sampling Module for Multifunctional Real-Time UWB Radar[J].IEEE Trans on Aerospace and Electronic Systems,2013,49(2):1301-1316.

[8]McEwan.Ultra-Wideband Receiver:US,5345471[P].1994-09-06.

[9]REISENZAHN A,BUCHEGGER T,SCHERRER D,et al.A Ground Penetrating UWB Radar System[C]∥The Third International Conference Ultra-Wideband and Ultra-Short Impulse Signals,Sevastopol:[s.n.],2006:116-118.

[10]ALESSIO D A,MARCO D,RICCARDO G,et al.Experimental Comparison of Low-Cost Sub-Nanosecond Pulse Generators[J].IEEE Trans on Instrumentation and Measurement,2011,60(1):310-318.

[11]HAN J,HUYNH C,NGUYEN C.Tunable Monocycle Pulse Generator Using Switch Controlled Delay Line and Tunable RC Network for UWB Systems[C]∥IEEE International Symposium on Antennas and Propagation,Toronto:[s.n.],2010:1-4.

[12]YANG J,LIU S,ZHU C,et al.Equivalent Sampling Oscilloscope with External Delay Embedded System[C]∥IEEE International Conference on High Performance Computing and Communications,Banff:[s.n.],2011:195-201.

[13]LEE J S,NGUYEN C.A Low-Cost Uniplanar Sampling Down-Converter with Internal Local Oscillator,Pulse Generator,and IF Amplifier[J].IEEE Trans on Microwave Theory and Techniques,2001,49(2):390-392.