高刷新率高穩(wěn)定性LED恒流驅(qū)動(dòng)電路的設(shè)計(jì)

黎官華，王衛(wèi)東

(桂林電子科技大學(xué)信息與通信學(xué)院，廣西桂林541004)

?

高刷新率高穩(wěn)定性LED恒流驅(qū)動(dòng)電路的設(shè)計(jì)

黎官華，王衛(wèi)東*

(桂林電子科技大學(xué)信息與通信學(xué)院，廣西桂林541004)

摘要:為了提升LED顯示屏的畫面質(zhì)量，設(shè)計(jì)了一款高刷新率高穩(wěn)定性LED恒流驅(qū)動(dòng)電路。將一個(gè)完整的PWM劃分為32段，通過改進(jìn)M序列設(shè)計(jì)了一個(gè)新穎的計(jì)數(shù)器，產(chǎn)生了不規(guī)則的PWM提高了視覺刷新率。同時(shí)改進(jìn)帶隙基準(zhǔn)源和采用高輸出阻抗電流鏡，提高了電流的穩(wěn)定性。

關(guān)鍵詞:高刷新率;高穩(wěn)定性;帶隙基準(zhǔn)源;電流鏡

LED顯示屏具有節(jié)能、環(huán)保、色彩鮮艷等優(yōu)勢(shì)被廣泛使用于公共媒體、戶外廣告、亮化工程等領(lǐng)域中。LED驅(qū)動(dòng)電路的性能對(duì)LED顯示屏的顯示質(zhì)量起著至關(guān)重要的作用。在LED顯示屏中，視覺刷新率和驅(qū)動(dòng)電流的穩(wěn)定性影響著畫面的質(zhì)量。刷新率越高，人眼越不能感覺到畫面的閃爍; LED的亮度和流過它的正向電流有關(guān)，要保持LED亮度一致，LED驅(qū)動(dòng)器的輸出電流要穩(wěn)定。但是由于電源電壓的變化、溫度的變化，LED的性能會(huì)受到影響。電壓的波動(dòng)會(huì)引起電流的變化，溫度的變化能夠引起驅(qū)動(dòng)電路中晶體管性能的變化。

1　帶高階度補(bǔ)償?shù)幕鶞?zhǔn)電壓源

傳統(tǒng)的帶隙基準(zhǔn)源只是進(jìn)行了一階溫度補(bǔ)償，溫度系數(shù)［1］一般在10×10－6/℃左右。基于MOS閾值特性的電壓基準(zhǔn)源盡管功耗很低，但是由于載流子具有溫度系數(shù)，溫度系數(shù)［2］一般在100×10－6/℃左右。兩者各有不足，為了得到更高精度的輸出電壓，需要對(duì)傳統(tǒng)的基準(zhǔn)源進(jìn)行高階補(bǔ)償。

假如考慮VBE高階溫度系數(shù)，那么VBE的表達(dá)式可以寫為［3］:

式中:VG0為絕對(duì)溫度時(shí)的帶隙電壓，T0為參考溫度，x為集電極電流與溫度相關(guān)的階數(shù)，在大部分應(yīng)用中，集電極電流為PTAT電流，所以x等于1。n與工藝以有關(guān)，n的值［3］一般在3～4之間。結(jié)合式(1)可知，VBE除了含有一階，還含有負(fù)的高階項(xiàng)。

工作在亞閾區(qū)的NMOS管的亞閾值電流表示為:

式中:n與工藝以有關(guān)，K為波爾茲曼常數(shù)，q為單位電子電荷量，n=1+Cd/Cox，Cd為耗盡層電容，Cox為單位面積柵氧化層電容KT/q為熱電勢(shì)，μ為載流子遷移率，VTH為閾值電壓。當(dāng)VDS?VT時(shí)，式(2)可以寫為:

由式(3)可得:

如果兩個(gè)閾值電壓相同MOS管柵源電壓差為ΔVGS，那么

基于MOS閾值特性的電壓基準(zhǔn)源溫度系數(shù)較高，還和式(5)中的n有關(guān)，n的泰勒表達(dá)式［4］可以寫為:

式中:E、F、G為正數(shù)，同時(shí)令:

那么式(5)可以寫成:

式(7)的ΔVGS含有正的高階項(xiàng)，式(1)中的VBE具有負(fù)的高階項(xiàng)。因此可以利用兩者具有不同的高階溫度系數(shù)，相互進(jìn)行補(bǔ)償?；谶@樣的關(guān)系得到改進(jìn)后的帶隙基準(zhǔn)源如圖1所示。

圖1　改進(jìn)型帶隙基準(zhǔn)原理圖

在帶隙核心電路中，Q1和Q2的三極管發(fā)射極面積為Q3、Q4、Q5的m倍，這樣可以減小運(yùn)放的失調(diào)電壓對(duì)輸出電壓的影響。由于運(yùn)放的存在，節(jié)點(diǎn)X和節(jié)點(diǎn)Y具有相同的電位。MP2、MP3、MP4、MP5、MP6的寬長(zhǎng)比一樣，此時(shí)I1為:

同理在溫度補(bǔ)償電路中Z和節(jié)點(diǎn)W具有相同的電位，MP7、MP8、MP9寬長(zhǎng)比一樣，N1、N2工作在亞閾區(qū)。根據(jù)式(7)，同時(shí)令:

那么I2為:

輸出電壓為:

式(10)的第一項(xiàng)VBE5具有負(fù)的溫度系數(shù)，而中括號(hào)的項(xiàng)中具既包含了有正的一階溫度系數(shù)項(xiàng)，也包含了正的高階溫度補(bǔ)償項(xiàng)，通過調(diào)整R1、R2、R3可以得到更高精度的輸出電壓。

2　恒流驅(qū)動(dòng)電路

恒流驅(qū)動(dòng)電路由基準(zhǔn)電流產(chǎn)生模塊，高輸出阻抗電流鏡和電流調(diào)節(jié)模塊構(gòu)成，Rex端可外接電阻。輸出阻抗是恒流電流鏡的一個(gè)重要參數(shù)。在LED驅(qū)動(dòng)電路中，驅(qū)動(dòng)電流穩(wěn)定是保證LED顯示屏顯示質(zhì)量的一個(gè)重要因素。電源電壓的波動(dòng)、溫度的變化、負(fù)載的大小都可能影響到電流鏡的穩(wěn)定性。提高電流鏡的輸出電阻是提高其穩(wěn)定性的有效方法。

高輸出阻抗電流鏡模塊中，M1、M3、N1組成一個(gè)共源共柵電流鏡。M4、M5、M6、N1組成了一個(gè)負(fù)反饋回路，所組成的負(fù)反饋增益級(jí)可以提高輸出阻抗［5］。電流精度也是電流鏡的一個(gè)重要指標(biāo)，電路中的M8、M9、N2、N3可以提高電流鏡的精度。在負(fù)反饋回路中，設(shè)每個(gè)增益級(jí)的增益為G，那么電流鏡的輸出阻抗Rout可以由以下公式推出:

圖2　恒流驅(qū)動(dòng)電路

結(jié)合式(11)和(12)可得:

3　PWM產(chǎn)生電路

為了提升視覺刷新率，需要對(duì)傳統(tǒng)的PWM進(jìn)行改進(jìn)。改進(jìn)的原理是:PWM的占空比由12位灰度數(shù)據(jù)控制，PWM高電平包含的灰階時(shí)鐘(GCLK)周期個(gè)數(shù)等于灰階數(shù)據(jù)的十進(jìn)制值。將一個(gè)完整的PWM劃分為32段pwm，每一段pwm含有128個(gè)灰度時(shí)鐘周期，剛好4 096個(gè)GCLK周期。pwm占空比由灰階數(shù)據(jù)的高7位(MSB)決定，低5位(LSB)進(jìn)行段選。段數(shù)等于LSB對(duì)應(yīng)的十進(jìn)制值，選中的段順序?yàn)?1＞17＞9＞25＞5＞21＞13＞29＞3＞19＞11＞27＞7＞23＞15＞31＞2 ＞18＞10＞26＞6＞22＞14＞30＞4＞20＞12＞28＞8＞24＞16＞32，各段選中狀態(tài)及高電平時(shí)間如表1所示。

表1　

傳統(tǒng)的PWM在一個(gè)刷新周期內(nèi)，LED點(diǎn)亮和關(guān)閉只有一次，只出現(xiàn)一個(gè)連續(xù)的時(shí)間可變點(diǎn)亮脈沖，刷新率會(huì)很低，可能給人眼帶來閃爍感。對(duì)于任何級(jí)別亮度點(diǎn)亮脈沖的起始位置在同一個(gè)時(shí)間點(diǎn)上，如果所有LED同時(shí)被點(diǎn)亮?xí)a(chǎn)生一個(gè)很大的電流尖峰，會(huì)產(chǎn)生嚴(yán)重的電磁干擾［6－7］。S-PWM能提升視覺刷新率，但是當(dāng)MSB全為0時(shí)，刷新率［8］并沒有得到改善。改進(jìn)后的M序列計(jì)數(shù)器，經(jīng)過比較器產(chǎn)生一個(gè)亂序的PWM。所謂亂序PWM就是不連續(xù)的、波形是無規(guī)律的。亂序PWM是將一個(gè)完整的周期劃分為若干個(gè)不相等的部分，但是劃分后的占空比和和劃分前的占空比一樣，在相同的時(shí)鐘頻率和灰階數(shù)據(jù)下，可以大大提升視覺刷新率。傳統(tǒng)的PWM和亂序的PWM如圖3所示，從圖3可以看出，在相同的占空比情況下，亂序的PWM能夠有效地提升刷新率。

圖3　傳統(tǒng)PWM和亂序PWM

3.1計(jì)數(shù)器

為了產(chǎn)生亂序的PWM，設(shè)計(jì)了一個(gè)新穎12bit的計(jì)數(shù)器如圖4所示。計(jì)數(shù)器由12個(gè)D觸發(fā)器構(gòu)成。其中GCLK為計(jì)數(shù)時(shí)鐘，RST為復(fù)位信號(hào)。當(dāng)RST為低電平時(shí)，各個(gè)觸發(fā)器的輸出端Q為1。低7位是一個(gè)改進(jìn)型的M序列計(jì)數(shù)器。N位普通M序列計(jì)數(shù)器的模為2N－1個(gè)計(jì)數(shù)值，M序列發(fā)生器在全為零的狀態(tài)下不能自啟動(dòng)，故會(huì)少了一個(gè)狀態(tài)。7位普通M序列計(jì)數(shù)器只含有127個(gè)GCLK周期，比一個(gè)完整的pwm周期少一個(gè)GCLK周期。因此可以通過修改M序列的反饋函數(shù)使其在全零時(shí)能夠自啟動(dòng)至下一個(gè)狀態(tài)。這樣就能夠?qū)崿F(xiàn)一個(gè)2N計(jì)數(shù)。修改后的反饋函數(shù)為:

式中:f(x)為普通M序列的線性反饋一位寄存器的特征多項(xiàng)式，對(duì)于7位M序列，f(x)表達(dá)式為:

每完成一個(gè)2N計(jì)數(shù)周期就產(chǎn)生一個(gè)高電平脈沖，作為計(jì)數(shù)器高5位的計(jì)數(shù)脈沖。高5位實(shí)現(xiàn)模為32的計(jì)數(shù)，在一個(gè)完整的PWM周期內(nèi)實(shí)現(xiàn)模(32×128)計(jì)數(shù)。

圖4　計(jì)數(shù)器電路

3.2加法比較器

比較器可由14個(gè)全加器構(gòu)成，如圖5所示。通過上面分析可知，選中的段的pwm的高電平時(shí)間比未選中段pwm的高電平時(shí)間多1個(gè)GCLK周期，因此整個(gè)比較器進(jìn)行兩路數(shù)據(jù)比較，一路是原始的MSB和計(jì)數(shù)器的低7位進(jìn)行比較，產(chǎn)生PWML;另一路是MSB加1后的灰階數(shù)據(jù)計(jì)數(shù)器的低7位進(jìn)行比較，產(chǎn)生PWMH。M序列計(jì)數(shù)器計(jì)數(shù)是無序的，因此通過比較器后產(chǎn)生的PWMH和PWML也是無規(guī)律的。比較器電路中的加法模塊能夠?qū)?shù)據(jù)進(jìn)行加1計(jì)算，實(shí)現(xiàn)對(duì)MSB數(shù)據(jù)加1。加法器模塊是由7個(gè)半加器構(gòu)成，輸入信號(hào)為G5～G11及CI，其中CI為1，輸出為g5～g11，進(jìn)位標(biāo)志F。當(dāng)F為1時(shí)，讓PWMH在一個(gè)M序列計(jì)數(shù)周期都維持高電平，PWMH包含高電平時(shí)間包含有128個(gè)GCLK周期。

3.3譯碼電路及選擇邏輯電路

譯碼電路及選擇邏輯電路如圖6所示，灰度數(shù)據(jù)的LSB和計(jì)數(shù)器的高5位ck8～ck12共同進(jìn)行段選。根據(jù)表1可以發(fā)現(xiàn):選中的段數(shù)等于LSB所對(duì)應(yīng)的十進(jìn)制數(shù)值，這和溫度譯碼相似，溫度計(jì)譯碼也是輸入的二進(jìn)制信號(hào)所對(duì)應(yīng)的十進(jìn)制等于輸出“1”的個(gè)數(shù)，因此對(duì)LSB譯碼時(shí)采用溫度計(jì)譯碼。5位溫度計(jì)譯碼可由2位溫度計(jì)譯碼和3位溫度計(jì)譯碼和行列選擇電路構(gòu)成。其中2位溫度計(jì)譯碼的輸出作為列信號(hào)，3位溫度計(jì)譯碼的輸出作為行信號(hào)，再結(jié)合電源和地，就構(gòu)成了4行8列的陣列，32個(gè)輸出;每個(gè)輸出端的狀態(tài)是由行、列的狀態(tài)和行列選擇邏輯電路決定。N位溫度計(jì)譯碼有2N－1個(gè)“1”輸出，有1個(gè)“0”。但是當(dāng)全部32段被選中時(shí)，LSB全為0，而MSB不為0，每一段高電平時(shí)間剛好和對(duì)應(yīng)的PWML的占空比一樣。如灰階數(shù)據(jù)為020h時(shí)，PWMH的高電平為2個(gè)GCLK周期，而PWML的高電平時(shí)間為1個(gè)GCLK周期，從表1可以看出，此時(shí)每段的高電平時(shí)間為1個(gè)GCLK，剛好和PWML相對(duì)應(yīng)，即遇到第32段被選中的時(shí)，每段的輸出為PWML，即溫度譯碼器的輸入全為“0”，輸出全為“0”。這樣就剛好有32個(gè)狀態(tài)。圖5中，段譯碼器電路的輸入信號(hào)為計(jì)數(shù)器的計(jì)數(shù)值高6位，譯碼32個(gè)輸出，每一個(gè)輸出表示一個(gè)包含128個(gè)GCLK周期計(jì)數(shù)段。

圖5　比較器電路

圖6　譯碼電路

圖7　邏輯選擇電路

每一段pwm是PWML還是PWMH，由溫度計(jì)譯碼的輸出狀態(tài)決定，溫度計(jì)譯碼輸出為“1”，則段的輸出為PWMH，否則為PWML。在一個(gè)完整的PWM周期中有32段pwm，為了避免紊亂，需要合理安排段的輸出順序，段pwmn在哪一時(shí)刻輸出由段譯碼器決定，段譯碼器的P1端輸出為“1”則表示第1段在第一個(gè)M序列計(jì)數(shù)周期輸出。溫度計(jì)譯碼的結(jié)果和段譯碼的結(jié)果共同決定圖7中pw狀態(tài)。他們邏輯關(guān)系如表2所示，Sn、Pn分別表示溫度譯碼器和段譯碼器的輸出。pwn經(jīng)過圖7中的PWM合成模塊，得到一個(gè)完整的PWM。

表2　Pn、Sn與Pwn的邏輯關(guān)系表

4　仿真驗(yàn)證結(jié)果及分析

采用Cadence ADE仿真平臺(tái)中的Spectre Verilog數(shù)?；旌戏抡嫫鲗?duì)電路進(jìn)行仿真。PWM1、PWM2、PWM3、PWM4分別為輸入灰階數(shù)據(jù)007h、023h、043h及103h時(shí)PWM輸出波形。從PWM1可以看出有7段被選中，剛好等于007h時(shí)LSB對(duì)應(yīng)的十進(jìn)制數(shù)值。MSB和LSB位不全為0，選中的段數(shù)是其對(duì)應(yīng)的二進(jìn)制輸出數(shù)值。007h、023h、043h 及103h時(shí)選中的段數(shù)分3，即有3段輸出的是兩路比較器輸出PWMH，剩下29段輸出的是PWML。

圖7是第17段的pwm高電平包含的GCLK周期個(gè)數(shù)。007h、013h及043h時(shí)，17th被選中。其pwm17分別包含有1個(gè)、3個(gè)、5個(gè)GCLK周期。023h 的MSB為0000001，那么比較器輸出中PWMH包含2個(gè)GCLK周期，而PWML則包含1個(gè)，所以整個(gè)PWM的高電平包含有(3×2+29×1)個(gè)GCLK周期，和023h對(duì)應(yīng)十進(jìn)制值35相符合。

采用Cadence Spectre進(jìn)行仿真，外接電阻為200 Ω時(shí)，對(duì)電源電壓從4.5 V～5.5 V進(jìn)行電壓掃描，仿真結(jié)果如圖10所示:電流在60.08 mA～60.65 mA變化，最大變化值為0.57 mA，波動(dòng)百分比為0.94%。在供電電壓為5 V，外接電阻為200 Ω，溫度變化范圍從－45℃～100℃時(shí)仿真結(jié)果如圖11所示:輸出電流在60.45 mA～61.8 mA變化，最大變化值為1.35 mA，波動(dòng)百分比為2.2%。性能和文獻(xiàn)［9］的相比如表3所示。

圖8　PWM的仿真結(jié)果圖

圖9　第17 顯示段PWM 仿真圖

圖10　電流隨電壓變化仿真圖

圖11　電流隨溫度變化仿真圖

表3　性能比較

從表3可以看出，在相同的電源電壓變化范圍內(nèi)，文中所設(shè)計(jì)的電路的電流隨電壓變化波動(dòng)比文獻(xiàn)［9］更小;盡管電流隨溫度的波動(dòng)略大于文獻(xiàn)［9］，但是溫度變化范圍不同，文中所設(shè)計(jì)的電路溫度變化范圍－45℃～100℃，而文獻(xiàn)［9］］只有25℃～85℃。可見在電源電壓波動(dòng)、溫度變化時(shí)，輸出電流具有很高的穩(wěn)定性。

5　總結(jié)

采用了帶高階溫度補(bǔ)償?shù)膸痘鶞?zhǔn)源和高輸出阻抗電流鏡，提升了恒流驅(qū)動(dòng)電路的穩(wěn)定性。設(shè)計(jì)一個(gè)新穎的12 bit計(jì)數(shù)器，將一個(gè)完整的PWM顯示周期劃分為32個(gè)顯示段，劃分前的PWM和劃分后的PWM占空比相一致，不同的灰階數(shù)據(jù)每個(gè)顯示段包含的GCLK周期個(gè)數(shù)不同。每一段又生產(chǎn)一個(gè)亂序的PWM，大大提升了刷新率。

參考文獻(xiàn):

［1］代贊，張國(guó)俊.一種高性能的亞閾值基準(zhǔn)電壓源設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2013，43(4) :108－116.

［2］余國(guó)義，鄒雪城.低壓低功耗CMOS基準(zhǔn)參考源的設(shè)計(jì)［D］.武漢:華中科技大學(xué)，2006.

［3］吳杰，方健，楊毓俊.一種簡(jiǎn)單的高精度3階補(bǔ)償帶隙電壓基準(zhǔn)源［J］.微電子學(xué)，2013，43(4) :460－463.

［4］Bill Ma，F(xiàn)eng Qi.A Novel 1.2-V 4.5-ppm/℃Curvature-Compensated CMOS Bandgap Reference［J］.IEEE Circuits and Systems， 2014，1026－1035.

［5］曹健平，鄒偉華，謝海情，等.一種新型高輸出阻抗，高電流匹配精度電流鏡的設(shè)計(jì)［J］.電子器件，2013，30(2) :126－128.

［6］宋超，王瑞光，馮英翹.LED顯示屏驅(qū)動(dòng)電流的潛在電磁干擾分析［J］.光電子·激光，2013，24(6) :1059－1064.

［7］蘇信華.可提高影像刷新率及電磁干擾的高灰度LED驅(qū)動(dòng)芯片［J］.現(xiàn)代顯示，2007(10) :66－68.

［8］王巍，黃展，安友偉，等.全彩LED驅(qū)動(dòng)芯片的S-PWM優(yōu)化［J］.電視技術(shù)，2012，36(21) :74－76.

［9］辛?xí)詫?，陳麗?LED恒流驅(qū)動(dòng)電路研究與設(shè)計(jì)［J］.微電子學(xué)與計(jì)算機(jī)，2011，28(3) :126－129.

［10］Svilainis L.LED Brightness Control for Video Display Application ［J］.Displays，2008，29(5) :506－511.

王衛(wèi)東(1956－)，男，漢族，桂林電子科技大學(xué)碩士生導(dǎo)師，教授，中國(guó)通信學(xué)會(huì)高級(jí)會(huì)員，研究方向?yàn)槟M集成電路與電流模式電路;

黎官華(1987－)，男，漢族，廣西壯族自治區(qū)玉林市人，桂林電子科技大學(xué)集成電路工程碩士研究生，研究方向?yàn)閿?shù)?；旌霞呻娐吩O(shè)計(jì)，69571294@ qq.com。

Design of a High Accuracy Op-Amps-Avoided Bandgap Reference

ZHU Tiezhu，ZHANG Mingxing，WANG Liangkun，MA Chengyan*
(Institute of Microelectronics，Chinese Academy of Sciences，Beijing 10029，China)

Abstract:A novel high accuracy op-amps-avoided bandgap reference is presented.The circuit exploits an op-ampsavoided feedback loop circuit，which overcomes the systematic mismatch，avoid offset and saves the power dissipation.A second order curvature compensated circuit is designed to lower the temperature coefficient.The proposed bandgap reference has been implemented in 0.35 μm BCD technology.Simulation results shows that it has a 1.194 V of output.The PSRR is－74 dB at 1 kHz and the coefficient is as low as 2.57×10－6/℃over a temperature range from－40℃to 100℃.

Key words:BCD; bandgap reference; op-amps-avoided; second order curvature compensated

中圖分類號(hào):TN432

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005－9490(2015) 03－0531－07

收稿日期:2014－07－26修改日期:2014－08－20

doi:EEACC:722010.3969/j.issn.1005－9490.2015.03.013