白金超，王玉堂，郭總杰，丁向前，袁劍峰，邵喜斌

（北京京東方顯示技術(shù)有限公司，北京 100176）

1 引 言

薄膜晶體管液晶顯示器已成為目前平板顯示的主流產(chǎn)品，為了提高其品質(zhì)，相關(guān)研究進行了很多［1－3］。其中純鋁材料是近年來研究的重點，以其低電阻率、低成本、易刻蝕等優(yōu)勢，逐漸成為薄膜晶體管配線的主要材料［4－5］。同時氧化銦錫具有良好的導(dǎo)電性和高的光學(xué)透過率，作為透明電極被廣泛應(yīng)用在薄膜晶體管液晶顯示器上，成為不可或缺的一部分［6－8］。純鋁和氧化銦錫經(jīng)常同時應(yīng)用在薄膜晶體管制造中，二者通常需要通過過孔連接，而過孔的接觸電阻大小嚴重影響產(chǎn)品的顯示品質(zhì)和長期可靠性［9］。因此，在產(chǎn)品設(shè)計開發(fā)中，如何降低過孔接觸電阻是提高產(chǎn)品品質(zhì)的重要課題。

本文運用開爾文四線檢測法對不同大小、形狀、數(shù)量的純鋁與氧化銦錫連接過孔的接觸電阻進行測量，并對接觸電阻變化規(guī)律進行全面的機理分析和討論，為減小過孔接觸電阻、優(yōu)化過孔設(shè)計提供依據(jù)。

2 實驗方法

本文實驗基板是康寧公司Eagle－XG 10K玻璃，尺寸為2 500mm×2 200mm，厚度0.5mm。采用4mask工藝，在基板上依次形成柵極金屬層、柵極絕緣層、源／漏層（Source／Drain，SD）、薄膜晶體管鈍化層和像素電極。物理濺射形成鉬／鋁／鉬（Mo／Al／Mo）15nm／300nm／80nm的柵極和源／漏層金屬，以及40nm氧化銦錫的像素電極。等離子加強型化學(xué)氣相沉積較低介電常數(shù)的氮化硅形成柵極絕緣層和薄膜晶體管鈍化層，厚度均為400nm。金屬層采用濕法刻蝕。通過一次干法刻蝕，在薄膜晶體管鈍化層上形成過孔使氧化銦錫和源／漏層金屬相連接，在柵極絕緣層和鈍化層上形成過孔使氧化銦錫和柵極金屬相連接。

使用 ADE－2500DC DRY ETCH 設(shè)備進行過孔干法刻蝕。干法刻蝕采用增強電容耦合等離子體模式 （Enhanced Capacitive Coupled Plasma，ECCP）。刻蝕組分由六氟化硫、氧氣生成，六氟化硫的流量為0.12～0.24m3／h，氧氣的流量為0.18～0.24m3／h，源極射頻功率為3 000～8 000 W，偏置射頻功率為4 000～9 000W，氣壓為6.65～13.3Pa，設(shè)備下部電極、反應(yīng)腔壁和頂部溫度為30℃。過孔干法刻蝕時進行20%～40%的過刻，以免過孔中氮化硅殘留，保證氧化銦錫和柵極、源／漏層金屬完全連接。

本文采用半導(dǎo)體參數(shù)測試設(shè)備對基板上具有開爾文結(jié)構(gòu)的過孔接觸電阻測試樣品進行測試，找出過孔接觸電阻變化規(guī)律。然后通過掃描電子顯微鏡、能量色散X射線光譜儀和聚焦離子束顯微鏡等方法對過孔內(nèi)部形貌進行表征，以對過孔接觸電阻變化規(guī)律進行機理分析。過孔的測試條件如表1。其中過孔關(guān)鍵尺寸（Final inspection critical dimension，F(xiàn)ICD）為刻蝕后過孔尺寸。

表1 過孔測試條件Tab.1 Via hole test split

3 結(jié)果與討論

3.1 過孔大小對接觸電阻的影響

由圖1可知，相同大小的過孔，源／漏層金屬和氧化銦錫的過孔接觸電阻大于柵極金屬和氧化銦錫的過孔接觸電阻。不同大小的過孔，隨著過孔尺寸的增大，源／漏層金屬和氧化銦錫的過孔接觸電阻以及柵極金屬和氧化銦錫的過孔接觸電阻逐漸減小。

圖1 不同大小過孔的接觸電阻測試結(jié)果Fig.1 Contact resistance of different size via hole

3.2 過孔形狀對接觸電阻的影響

由圖2、3可知，相同的過孔面積下，長方形過孔的源／漏層金屬和氧化銦錫接觸電阻、柵極金屬和氧化銦錫接觸電阻都小于正方形過孔的接觸電阻。

圖2 不同形狀過孔的源／漏層金屬和氧化銦錫接觸電阻測試結(jié)果Fig.2 Contact resistance of SD and ITO with different shape via hole

圖3 不同形狀過孔的柵極金屬和氧化銦錫接觸電阻測試結(jié)果Fig.3 Contact resistance of Gate and ITO with different shape via hole

3.3 過孔數(shù)量對接觸電阻的影響

圖4 不同數(shù)量過孔的源／漏層金屬和氧化銦錫接觸電阻測試結(jié)果Fig.4 Contact resistance of SD and ITO with different number via hole

圖5 不同數(shù)量過孔的柵極金屬和氧化銦錫接觸電阻測試結(jié)果Fig.5 Contact resistance of Gate and ITO with different number via hole

由圖4、5可知，一個16μm×16μm正方形過孔的接觸電阻要大于4個8μm×8μm過孔的接觸電阻，18μm×18μm和20μm×20μm的過孔也存在這樣的趨勢。所以在相同的過孔面積下，單正方形過孔的源／漏層金屬和氧化銦錫接觸電阻、柵極金屬和氧化銦錫的接觸電阻要大于多小正方形過孔的接觸電阻。

3.4 過孔形貌測試

圖6為源／漏層金屬和氧化銦錫相連接過孔的掃描電子顯微鏡俯視圖和聚焦離子束顯微鏡截面圖。結(jié)果顯示，在過孔內(nèi)部源／漏層金屬厚度由孔邊緣到孔中心逐漸減薄，由于孔邊緣和孔中心的厚度差，在過孔周圍形成具有一定寬度的圓環(huán)。對過孔中心位置1和過孔周邊的圓環(huán)位置2進行能量色散X射線光譜儀成分分析，如圖7。過孔中心位置的鉬和鋁的重量百分比的比值為0.25，遠小于過孔周邊圓環(huán)處的鉬和鋁的重量百分比的比值1.55。根據(jù)以上結(jié)果可以推斷，鉬／鋁／鉬15 nm／300nm／80nm結(jié)構(gòu)的源／漏層金屬在過孔內(nèi)部周邊位置的頂層鉬厚度遠遠大于過孔中心位置的頂層鉬，過孔刻蝕導(dǎo)致過孔中心位置頂層鉬絕大部分被刻蝕掉，甚至裸漏出下層的鋁。

圖6 源／漏層金屬和氧化銦錫連接過孔的掃描電子顯微鏡圖（左）和聚焦離子束顯微鏡圖（右）Fig.6 SEM picture of SD and ITO connection via hole（left）and FIB picture（right）

圖7 源／漏層金屬和氧化銦錫連接過孔的孔中心位置（左）和孔邊緣位置（右）EDS測試結(jié)果Fig.7 EDS result of SD and ITO connection via hole center（left）and edge（right）

圖8為柵極金屬和氧化銦錫連接過孔的掃描電子顯微鏡俯視圖和聚焦離子束顯微鏡截面圖。結(jié)果顯示，在過孔內(nèi)部柵極金屬厚度由孔邊緣到孔中心沒有顯著變化。對過孔中心位置3和過孔周邊位置4進行能量色散X射線光譜儀成分分析，如圖9所示，過孔中心位置的鉬和鋁的重量百分比的比值為0.55，小于過孔周邊位置的鉬和鋁的重量百分比的比值1.11。由此可以推斷，鉬／鋁／鉬15nm／300nm／80nm結(jié)構(gòu)的柵極金屬在過孔的中心和周邊都存在頂層鉬，但是過孔周邊位置的頂層鉬厚度大于過孔中心位置的頂層鉬。

圖8 柵極金屬與氧化銦錫連接過孔的掃描電子顯微鏡圖（左）和聚焦離子束顯微鏡圖（右）Fig.8 SEM picture of Gate and ITO connection via hole（left）and FIB picture（right）

3.5 機理分析

過孔刻蝕時會進行20%～40%過刻，以保證過孔內(nèi)無氮化硅殘留，過刻會導(dǎo)致過孔內(nèi)頂層鉬被刻蝕。同時，由于源／漏層金屬和氧化銦錫之間的絕緣層為400nm的氮化硅鈍化層，柵極金屬和氧化銦錫之間的柵極絕緣層和氮化硅鈍化層總厚度為800nm，在相同的刻蝕時間，源／漏層金屬和氧化銦錫相連接的過孔內(nèi)頂層鉬暴露在干刻等離子體的時間更長，被等離子體刻蝕的更多，所以源／漏層金屬和氧化銦錫相連接的過孔內(nèi)的頂層鉬損失比柵極金屬和氧化銦錫相連接的過孔內(nèi)頂層鉬損失更嚴重，過孔內(nèi)殘留頂層鉬厚度更薄，面積更小。

圖9 柵極金屬與氧化銦錫連接過孔的孔中心位置（左）和孔邊緣位置（右）EDS測試結(jié)果Fig.9 EDS result of Gate and ITO connection via hole center（left）and edge（right）

同時，由于鋁和氧化銦錫的電學(xué)接觸性能不好，接觸電阻較大，而鉬和氧化銦錫有較好的電學(xué)接觸性能，接觸電阻遠小于鋁和氧化銦錫的接觸電阻。因此頂層鉬的厚度越厚，面積越大，過孔的接觸電阻越小。故過孔面積相等時，源／漏層金屬和氧化銦錫的過孔接觸電阻要大于柵極金屬和氧化銦錫的過孔接觸電阻。

圖10 各種源／漏層金屬和氧化銦錫連接過孔的掃描電子顯微鏡結(jié)果Fig.10 SEM picture of SD and ITO connection via hole

由過孔形貌測試結(jié)果可知，源／漏層金屬和氧化銦錫相連接的過孔中心位置頂層鉬絕大部分被刻蝕掉，甚至裸漏出鋁，在過孔內(nèi)部周邊位置殘留的頂層鉬形成一定寬度的圓環(huán)。圖10為源／漏層金屬和氧化銦錫相連接的各種過孔掃描電子顯微鏡俯視圖，結(jié)果顯示，正方形單大孔、長方形單大孔和正方形多小孔內(nèi)殘留的頂層鉬形成的圓環(huán)寬度基本一樣，約1.4μm，所以過孔周邊殘留的頂層鉬圓環(huán)周長越大，鉬的面積就越大，接觸電阻就越小。柵極金屬和氧化銦錫相連接的過孔中心和周邊都存在頂層鉬，但是過孔中心的頂層鉬比周邊頂層鉬的更薄。由于周邊頂層鉬較厚，所以周邊頂層鉬的周長越長，鉬的面積就越大，接觸電阻越小。

因此，對于同一形狀的過孔，過孔面積越大，孔周長就越大，過孔接觸電阻越?。辉谶^孔面積相等時，過孔數(shù)量越多，過孔周長就越大，過孔接觸電阻就越小，即多小孔接觸電阻小于單大過孔。同時，在過孔面積相等時，長方形過孔周長大于正方形過孔，所以長方形過孔接觸電阻小于正方形過孔。

4 結(jié) 論

（1）對于鉬／鋁／鉬結(jié)構(gòu)的金屬與氧化銦錫連接過孔，過孔面積越大，過孔接觸電阻越?。辉谶^孔面積相同下，長方形過孔接觸電阻小于正方形過孔，多小孔接觸電阻小于單大過孔，柵極金屬與氧化銦錫的過孔接觸電阻小于源／漏層金屬與氧化銦錫的過孔接觸電阻。

（2）在產(chǎn)品設(shè)計時，為了降低鉬／鋁／鉬與氧化銦錫連接過孔的接觸電阻，過孔面積盡可能最大化，采用長方形過孔優(yōu)于正方形過孔，多小過孔優(yōu)于單大孔設(shè)計。

（3）在產(chǎn)品制備時，為了降低鉬／鋁／鉬與氧化銦錫連接過孔的接觸電阻，需要不斷優(yōu)化過孔刻蝕工藝，提高刻蝕選擇比，減少頂層鉬的刻蝕損失。

［1］ 閆方亮，沈世妃，侯智，等.a－Si厚度對 TFT開關(guān)特性的影響［J］.現(xiàn)代顯示，2011，12（7）：23－25.Yan F L，Shen S F，Hou Z，et al.Effect of a－Silicon thickness on TFT characteristic［J］.Advanced Display，2011，12（7）：23－25.（in Chinese）

［2］ Muhammad M H，Nairn M，Zhan Z B.Metal wet etch issues and effects in dual metal gate stack integration［J］.Journal of the Electrochemical Society，2006，153（5）：43－46.

［3］ 張定濤，李文彬，姚立紅，等.大尺寸 TFT－LCD ECCP刻蝕工藝低耗整合［J］.液晶與顯示，2014，29（1）：6－13.Zhang D T，Li W B，Yao L H，et al.Low consumption combination of large－sized TFT－LCD ECCP etch process［J］.Chinese Journal of Liquid Crystals and Displays，2014，29（1）：7－14.（in Chinese）

［4］ Kwang－h(huán)o J，Soo－jung H，Young－chang J.Effect of capping layer on hillock formation in thin Al films［J］.Metals and Materials International，2008，14（2）：147－150.

［5］ 劉翔，陳旭，謝振宇，等.使用低電阻金屬鋁制造薄膜晶體管陣列信號電極［J］.液晶與顯示，2009，24（4）：533－536.Liu X，Chen X，Xie Z Y，et al.Low resistant metal for thin film transistors［J］.Chinese Journal of Liquid Crystals and Displays，2009，24（4）：533 536.（in Chinese）

［6］ Gruner G.Carbon nanotube films for transparent and plastic electronics［J］.J Mater Chem，2006，16：3533－3539.

［7］ 劉翔，薛建設(shè)，周偉峰，等.改善沉積氮化硅薄膜對FFS－TFT透明電極ITO影響的研究［J］.真空科學(xué)與技術(shù)學(xué)報，2012，32（1）：36－38.Liu X，Xue J S，Zhou W F，et al.Study on the effect of improving the deposition of silicon nitride films on ITO［J］.Vacuum Science and Technology，2012，32（1）：36－38.（in Chinese）

［8］ Lewis B G，Paine D C.Applications and processing of transparent conducting oxides［J］.Mrs Bulletin，2000，25（8）：22－27.

［9］ Seo H S，Choi J B，Yun D C，et al.Simple process of Hillock－free Al－gate metallization without ITO／Al contact problems for large－area TFT－LCDs［J］.SID，1998，29：375－378.