一種基于熔絲修調(diào)的修調(diào)方案設計

付英（武夷學院 機電工程學院，福建 武夷山 354300）

?

一種基于熔絲修調(diào)的修調(diào)方案設計

付英
（武夷學院 機電工程學院，福建 武夷山 354300）

摘要：基于傳統(tǒng)的電阻熔絲修調(diào)網(wǎng)絡，介紹了一種新的基于熔絲修調(diào)方法。將熔絲設計于電路中，熔絲的燒斷與否決定著信號的高低電平，從而來控制電路內(nèi)部的開關(guān)狀態(tài)，給出了修調(diào)電路原理圖，闡述了修調(diào)原理和可行性設計。

關(guān)鍵詞：修調(diào)方法；熔絲修調(diào)；修調(diào)原理

隨著市場對集成電路性能的要求越來越高，集成電路本身面臨著越來越嚴峻的考驗，尤其是對模擬集成電路和混合集成電路的模擬部分而言，基準源的失調(diào)和溫漂往往會導致整個電路的功能失敗[1]。在集成電路中，電路的性能與電路的實現(xiàn)工藝是息息相關(guān)的[2]P15-83，從國內(nèi)工藝發(fā)展水平的現(xiàn)狀來講，厚膜電阻一般變化范圍是±20%[3]，要生產(chǎn)出高精度的電阻不是易事，引入修調(diào)技術(shù)，對電阻的阻值進行修正是勢在必行的[4]，所以說設計出好的修調(diào)方法對集成電路的發(fā)展具有重要的意義。

本文設計了一種新穎的熔絲修調(diào)技術(shù)，將熔絲設計于電路中，設計好修調(diào)時流經(jīng)熔絲上的電流值，確保一段時間熔絲能夠燒斷，這樣就可改變電路中修調(diào)開關(guān)的狀態(tài)。此種修調(diào)實現(xiàn)容易，節(jié)省PAD數(shù)目，節(jié)省芯片面積，成本低。

1　基于電阻網(wǎng)絡的熔絲修調(diào)技術(shù)

傳統(tǒng)的熔絲修調(diào)是PAD對PAD的修調(diào)，即為熔絲的兩端分別直接與PAD相連，熔絲的材料一般是金屬和多晶硅兩種[5]。一個具體實例的版圖如圖1所示，是電阻網(wǎng)絡的熔絲修調(diào)，可見每個熔絲的兩端是和電阻兩端引出的PAD連在一起的。此熔絲的材料為金屬，修調(diào)時是在熔絲的兩個PAD上直接加入電壓信號來進行燒斷。熔絲燒斷之前電阻在電路中是被短路的狀態(tài)，燒斷之后的熔絲是斷路狀態(tài)，電阻就被正常連入到電路里面。這樣通過熔絲修調(diào)技術(shù)達到了改變總體電阻網(wǎng)絡阻值的目的。

圖1　　傳統(tǒng)電阻網(wǎng)絡的熔絲修調(diào)

此修調(diào)手段易于實現(xiàn)，生產(chǎn)和測試的成本低，容易被接受。當需要修調(diào)更多的電阻值時，需要引入的PAD點也得隨著增加，這樣就會犧牲版圖面積。由于熔絲修調(diào)的工藝簡單，成本低，所以容易被人們采用。基于上面介紹的熔絲修調(diào)方法外，本文提出一種通過熔絲來控制電路內(nèi)部的開關(guān)狀態(tài)的熔絲修調(diào)方法，與以往的修調(diào)技術(shù)相比，節(jié)省了PAD數(shù)目和芯片面積。

2　一種基于熔絲的數(shù)字修調(diào)技術(shù)

2.1熔絲修調(diào)方案工作原理

假設整個電阻修調(diào)中用了10個數(shù)字開關(guān)信號來控制修調(diào)網(wǎng)絡，如圖2所示的修調(diào)功能框圖，用到了CLK和DATA兩個輸入信號就可以產(chǎn)生TN1到TN10 10個修調(diào)數(shù)據(jù)輸出。

圖2　　熔絲修調(diào)功能框圖

CLK是時鐘輸入端，DATA是數(shù)據(jù)輸入端，兩信號經(jīng)過修調(diào)控制信號產(chǎn)生模塊，產(chǎn)生了修調(diào)寄存器的時鐘端CLK_trim和數(shù)據(jù)端DATA_trim。修調(diào)寄存器一共是11位，第1位產(chǎn)生總體修調(diào)功能的修調(diào)定時控制位的控制信號Fuse_con，后面10位經(jīng)過修調(diào)數(shù)據(jù)控制位之后產(chǎn)生電位器所需的修調(diào)開關(guān)控制信號TN1～TN10。修調(diào)控制信號產(chǎn)生模塊產(chǎn)生修調(diào)定時控制位的燒寫使能信號Fuse_en1和修調(diào)數(shù)據(jù)控制位的燒寫使能信號Fuse_en，Test_en。

此修調(diào)功能總的來說是一個內(nèi)部自定時的過程。修調(diào)過程中，若定時控制位的熔絲沒有燒斷，則信號Fuse_con一直為高電平，使修調(diào)數(shù)據(jù)控制位的燒寫仍在進行；若定時控制位的熔絲燒斷了，則信號Fuse_con=0，意味著11位的修調(diào)全部結(jié)束。總的來說就是修調(diào)定時控制位的熔絲燒斷時間就是整個電路修調(diào)所用的時間，一但控制位的燒寫結(jié)束，則標志著所有位的燒寫完成。

2.2修調(diào)控制電路的設計

圖3是修調(diào)控制實現(xiàn)的電路圖，VIN是芯片工作時外接電源的PAD，接5V電壓，修調(diào)時out接5V電壓，信號CLK和DATA都是經(jīng)過邏輯反后產(chǎn)生修調(diào)寄存器所需的信號CLK_trim和DATA_trim。Con_N是偏置電路提供的偏置信號。CLK提供時鐘信號的同時也控制熔絲修調(diào)控制電路的控制信號 Fuse_en1，F(xiàn)use_en，Test_en。當CLK給出信號的高電平小于VIN時（三極管pnp1的發(fā)射極電位低于基極電位，管子截止），A電位是0，F(xiàn)use_en1=0，F(xiàn)use_en=0，Test_en=0，修調(diào)的燒寫功能關(guān)閉。

圖3　　修調(diào)控制電路圖

此種設計的修調(diào)過程中有兩種工作模式，即搜索模式和燒寫模式。對于搜索模式，簡單的說就是查找開關(guān)值。條件是：前10個周期的CLK和數(shù)據(jù)都正常給入，第11個CLK高電平需大于VIN電壓的一個晶體管結(jié)壓降，同時第11個數(shù)據(jù)給入的是0。前10個周期的時鐘正常給出，輸入的數(shù)據(jù)都存入移位寄存器里，當?shù)?1個周期的時鐘到來，且其高電平大于VIN電壓一個晶體管結(jié)壓降時，三極管pnp1的發(fā)射極電位高于基極電位，三極管導通，A點電位是1，與此同時第11個數(shù)據(jù)給入0，fuse_con=1,Test_en=1，移位寄存器中的數(shù)一下子同時送到修調(diào)控制位和10個數(shù)據(jù)位，直到找到合適的10個開關(guān)值結(jié)束。對于燒寫模式，就是把需要燒斷的熔絲位的熔絲燒斷。前10個周期的時鐘同樣正常給出，所對應的修調(diào)開關(guān)的數(shù)據(jù)都存入移位寄存器里，同樣第11個時鐘的高電平得大于VIN，與此同時第11個數(shù)據(jù)給入1，則修調(diào)使能信號Fuse_en1=1，F(xiàn)use_en=1，11位同時進行燒寫，當控制位的熔絲燒斷后，fuse_con會被拉低為0，此時Fuse_en=0，Test_en=0，后10個數(shù)據(jù)位的燒寫功能結(jié)束，代表所有修調(diào)完成。

2.3熔絲燒寫電路的設計

主要的修調(diào)電路原理如圖4所示，F(xiàn)USE是修調(diào)熔絲，out是芯片的輸出PAD，con_P和con_N是偏置電路提供的偏置信號，讓M5管處于微導通狀態(tài)，導通電阻大。FUSE_en是燒寫使能信號，QN是修調(diào)寄存器每一位的輸出信號，Test_en是一個控制信號。

圖4　熔絲燒寫控制電路

當信號FUSE_en=0時，晶體管npn1處于截止狀態(tài)，此時若Test_en=1，QN=1時，A被M6和M7拉低，Dout=0；若Test_en=1，QN=0時，M7截止，A點電壓經(jīng)過out電位，通過熔絲、R1、M4和M5分壓得到高電平，Dout=1。

當信號FUSE_en=1，信號test_en=1且信號QN=1時，晶體管npn1導通，流過它上面的電流很大，一段時間后可將熔絲燒斷，修調(diào)結(jié)束后輸出信號Dout為0。若QN=0，晶體管npn1管截止，輸出信號為Dout= 1?？梢?，通過電路原理分析可得輸出信號Dout的高低電平取決于連接入電路中熔絲的燒斷與否。

3　結(jié)　論

本文基于傳統(tǒng)熔絲電阻網(wǎng)絡修調(diào)技術(shù)，提出了一種新的熔絲修調(diào)方法，將熔絲設計于電路當中，通過控制流經(jīng)熔絲上電流的大小來對熔絲進行燒寫。經(jīng)過上面設計電路的原理分析，此種熔絲修調(diào)方法是可行的，且與以往的熔絲電阻修調(diào)網(wǎng)絡相比，其節(jié)省了PAD的個數(shù)，減少了芯片面積。

參考文獻：

[1]鄒敏瀚,柯學,金玉豐.一種片后數(shù)字修調(diào)技術(shù)及其應用[J].微電子學,2006（5）:666-669.

[2]甘學溫,趙寶瑛,陳中建,等.集成電路原理與設計[M].北京：北京大學出版社，2006.

[3]李永紅.電源芯片中CMOS帶隙基準源與微調(diào)的設計與實現(xiàn)[D].成都：電子科技大學,2005.

[4]李文昌,王繼安,李威,等.修調(diào)技術(shù)在高精度集成電路中的實現(xiàn)[J].微機處理,2006（1）:1-6.

[5]張鵬輝,王己鋼.熔絲類電路的修調(diào)探索[J].電子與封裝, 2010（4）:24-27.

中圖分類號：TN450.2

文獻標識碼：A

文章編號：1674-2109（2015）06-0055-03

收稿日期：2014-08-21

基金項目：武夷學院?？蒲袑ｍ棧╔Q201304）。

作者簡介：付英（1986-），女，滿族，助教，主要研究方向：集成電路的研究與設計。

A Design of the Trimming Scheme Based on the Fuse Trimming

FU Ying
（School of Mechanical and Electrical Engineering,Wuyi University,Wuyishan 354300）

Abstract：A new fuse trimming method which is based on the traditional resistance fuse trimming network is presented in this paper. The fuse is designed in the circuit,and the signal`s level is determined by the fuse state.The trimming circuit schematic is given and the trimming principal and the practicability is explained.

Key words：trimming technique;fuse trimming;trimming principal