姜耀升
(陜西華經(jīng)微電子股份有限公司,陜西 西安 710065)
?
淺析一種60 MHz的正弦波鐘振電路
姜耀升
(陜西華經(jīng)微電子股份有限公司,陜西 西安 710065)
摘要:詳細介紹了60 MHz正弦波鐘振電路的研制方案,包括電路原理、研制方法、外型結(jié)構(gòu)及技術(shù)難點的解決。
關(guān)鍵詞:晶體;鐘振電路;厚膜;可靠性
基于厚膜混合集成電路工藝研制的一種正弦波鐘振電路,主要用于設(shè)備控制系統(tǒng)中,起著時鐘基準源的作用。
該產(chǎn)品的電特性見表1。
表1 主要電特性
產(chǎn)品使用環(huán)境最大額定值:正電源電壓(UCC) +5.0 V±1.0 V;工作頻率(fo)60 MHz;工作溫度范圍(TA) -55 ℃~+125 ℃;貯存溫度范圍(TS)-60 ℃~+150 ℃。
外形尺寸如圖1。
根據(jù)以上設(shè)計思路,確定了正弦波鐘振電路的研制方案。整個電路由三部分組成,第一部分是晶體信號源,它是整個電路振蕩的起點,主要由一個60 MHz的晶體構(gòu)成;第二部分是一級放大電路,因為包含有選頻網(wǎng)絡(luò),也可以稱作選頻放大電路;第三部分是二級放大電路,這兩部分之間通過一個耦合電容連接,組成一個兩級阻容耦合放大電路,每一部分由高速三極管2SC3356組成,放大形式基本一致,只是部分參數(shù)不同。
尺寸符號數(shù)值/mm最小公稱最大尺寸符號數(shù)值/mm最小公稱最大E――15.00A――10.00E1―7.62―L5.00―7.00D――25.00φb0.35―0.55D1―15.24―圖1 外形尺寸
具體的電路方框圖如圖2。
圖2 電路方框圖
工藝方面采用厚膜混合集成電路裸芯片技術(shù)及其工藝,進行二次集成;結(jié)構(gòu)上采用標準的4線雙列直插金屬外殼封裝。
本產(chǎn)品的設(shè)計原理是將一個驅(qū)動能力很弱的晶體信號放大為具有一定驅(qū)動能力的、與負載相匹配的、穩(wěn)定的正弦波信號,放大過程中頻率保持不變。按照一般的分立元器件交流信號放大模式,先對晶體信號進行一級放大、整形,在驅(qū)動能力方面,經(jīng)過一級放大的正弦波信號很難滿足負載需要,必須進行二級放大電路進行交流放大,放大后的信號經(jīng)過電容濾波,通過阻容耦合的方式送出所需要的正弦波信號。由于兩級放大電路通過阻容耦合的方式連接,所以各級之間的直流通路各不相通,只對交流信號進行放大。
電路工作原理圖見圖3。
圖3 電路原理圖
圖3中第一部分為晶體信號源,主要由晶體B1、濾波電容C1組成,該晶體工作頻率為60 MHz,工作電壓由電阻R1和R2分壓產(chǎn)生,加電后振蕩輸出60 MHz的交流小信號。
第二部分為一級放大電路,主要由高速三極管2SC3356、分壓電阻R1和R2、選頻網(wǎng)絡(luò)電感L1和電容C2、反饋電阻R3及旁路電容C3組成。三極管2SC3356最高工作頻率為7 000 MHz,最大工作電流為100 mA,完全能夠滿足設(shè)計需要。加電工作時,分壓電阻R1和R2提供給三極管T1正向偏置電壓UB,保證三極管工作在放大區(qū),同時取值得當,使三極管有合適的靜態(tài)工作電流。正向偏置電壓UB表達式如下:
電感L1和電容C2組成一級放大電路中的選頻網(wǎng)絡(luò)。根據(jù)LC并聯(lián)網(wǎng)絡(luò)的頻率特性,只有當輸入頻率等于選頻網(wǎng)絡(luò)諧振頻率fo時,信號電壓放大倍數(shù)的數(shù)值最大,且無附加相移,而對于其余頻率的信號,電壓放大倍數(shù)不但數(shù)值減小,且存在附加相移,所以該電路也可稱為選頻放大電路,諧振頻率fo的表達式如下:
當環(huán)境溫度升高時,三極管2SC3356的放大倍數(shù)將增大,導(dǎo)致靜態(tài)工作點向飽和區(qū)變化,因此這里引入直流負反饋的方法穩(wěn)定電路靜態(tài)工作點,在穩(wěn)定的過程中,反饋電阻R3起著重要作用。
第三部分是二級放大電路,其工作原理與一級放大電路基本一樣,只是參數(shù)不同,這里不再敘述。
一級放大電路和二級放大電路之間通過阻容耦合方式銜接,耦合電容為C4。由于電容對直流量的電抗為無窮大,因而阻容耦合放大電路兩級之間的直流通路各不相通,各級的靜態(tài)工作點相互獨立,只要耦合電容容量針對工作頻率選擇得當,一級放大電路的交流輸出信號可以幾乎沒有衰減的傳遞到二級放大電路的輸入端,因此電路的分析、設(shè)計和調(diào)試簡單易行。
輸出端同樣采用阻容耦合的方式送出正弦波信號,耦合電容為C8,C7是輸出濾波電容,C9是電源濾波電容。
最初電路設(shè)計采用估算的方式確定所有元器件參數(shù),對線路的工作狀態(tài)沒有做到實際、深入地認識,導(dǎo)致設(shè)計樣品的電性能不合格。尤其是一級放大電路部分選頻網(wǎng)絡(luò)參數(shù)不準確是電路存在問題的主要原因。在初樣產(chǎn)品設(shè)計過程中,選頻網(wǎng)絡(luò)中電感采用片式0805陶瓷疊層電感,電感感量為33 nH,電容容量為100 pF,通過計算得出選頻網(wǎng)絡(luò)的諧振頻率約為87.7 MHz,由此可見,選頻網(wǎng)絡(luò)的諧振頻率取值過于偏大,造成輸出正弦波頻率不準確,輸出功率偏低。同時,選頻網(wǎng)絡(luò)中電感感值太低,電容容量過高,而選頻網(wǎng)絡(luò)的品質(zhì)因素與電感成正比關(guān)系,與電容成反比關(guān)系,依此評價,該選頻網(wǎng)絡(luò)的品質(zhì)因數(shù)偏低,選頻特性差,必須重新選擇參數(shù)。
通過大量實驗,結(jié)合電路中旁路電容和寄生參數(shù),遵循較高的選頻網(wǎng)絡(luò)品質(zhì)因數(shù)原則,將電感感量定為56 nH,電容容量為82 pF,結(jié)果表明,輸出波形頻率與前級晶體的工作頻率基本一致,而且選頻網(wǎng)絡(luò)參數(shù)的準確確定使得輸出功率提高到4 dBm,整個波形的失真度進一步減小,滿足了產(chǎn)品要求。
通過對選頻網(wǎng)絡(luò)參數(shù)的確定,在產(chǎn)品的電性能指標方面取得了一定的進步,各項指標基本符合要求,初樣遇到的問題都得到了提高,輸出正弦波頻率、輸出功率以及輸出波形失真度都得到明顯改善。按照前期的實驗結(jié)果設(shè)計生產(chǎn)出正樣產(chǎn)品,常溫測試結(jié)果一切正常??墒牵庀氩坏降氖虑槭窃?55 ℃低溫環(huán)境下,所有產(chǎn)品輸出功率急劇變小,最小的竟低到-6 dBm。就此問題,起初懷疑電路的靜態(tài)工作點偏移過大,可實際測試表明,兩級放大電路的靜態(tài)工作點正常。而所有電容、電感都來自合格定點廠家,器件的質(zhì)量毋庸置疑,同時用戶提供的晶體在負溫環(huán)境下單獨測試,滿足產(chǎn)品要求。查閱片式電感的有關(guān)資料,陶瓷疊層電感品質(zhì)因數(shù)遠不及于線繞電感,而且直流阻抗大,工作電流小。在該電路選頻網(wǎng)絡(luò)中,如果電感的品質(zhì)因數(shù)過低,選頻網(wǎng)絡(luò)諧振頻率就會偏高,選頻特性差,信號電壓放大倍數(shù)的數(shù)值變小,繼而導(dǎo)致輸出正弦波功率降低。掌握了以上信息后,迅速購回相同電感值的片式線繞電感,并進行更換,常溫下測試,產(chǎn)品輸出功率提高到+8 dBm,工作頻率穩(wěn)定,輸出波形失真度稍微變大,但能夠滿足產(chǎn)品要求。在-55 ℃低溫環(huán)境下,輸出功率減小到5 dBm,同樣滿足要求,其它功能都正常,完全滿足用戶要求。采用陶瓷疊層電感和線繞電感后產(chǎn)品部分電性能對比如表2。陶瓷疊層電感和線繞電感部分參數(shù)對比如表3。
表2 采用陶瓷疊層電感和線繞電感后產(chǎn)品部分電性能對比
表3 陶瓷疊層電感和線繞電感部分參數(shù)對比
在該產(chǎn)品設(shè)計中,采用了厚膜混合集成電路裸芯片工藝和兩極放大電路,使得產(chǎn)品設(shè)計更加可靠,產(chǎn)品功耗小、驅(qū)動能力強。
由于晶體信號源精度高,溫度穩(wěn)定性好,所以在高精度數(shù)字控制系統(tǒng)中作為基準信號源應(yīng)用范圍較廣,對整個系統(tǒng)的穩(wěn)定、可靠起著至關(guān)重要的作用。再加上產(chǎn)品體積小,使用更加方便。
該產(chǎn)品具有工作頻率高、溫度穩(wěn)定性好、驅(qū)動能力強、功耗小、可靠性高、全金屬屏蔽封殼、適用范圍廣、整機調(diào)試使用方便等優(yōu)點,可為用戶節(jié)約大量的調(diào)試時間,提高工作效率。
該產(chǎn)品研制成功,適合批量生產(chǎn),用戶試用情況良好,具有良好的經(jīng)濟效益 。
參考文獻:
[1]曾興雯.高頻電子線路[M].北京:高等教育出版社,2006.
[2]曾興雯.高頻電路原理與分析[M].西安:西安電子科技大學出版社,2011.
[3]王淑娟,于泳.模擬電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,2004.
[4]謝沅清.模擬集成電路應(yīng)用[M].北京:人民郵電出版社,2003.
設(shè)計應(yīng)用
Elementary Analysis of a 60 MHz Sine Wave Clock Oscillator Circuit
JIANG Yao-sheng
(Shanxi Huajing Micro Electronic Co., Ltd., Xi'an 710065, China)
Abstract:The simple analysis of a 60 MHz sine wave clock oscillator circuit is presented in detail including circuit principle, developing method, formal structure and solution of key problems.
Key words:crystal; clock oscillator circuit; thick-film; reliability
中圖分類號:TM732
文獻標識碼:A
文章編號:1009-3664(2015)02-0081-03
作者簡介:姜耀升(1976-),男,陜西禮泉人,設(shè)計所副所長,工程師,長期從事厚膜混合集成電路以及DC/DC電源的設(shè)計與管理工作。
收稿日期:2014-12-25