PIN光電探測(cè)器用反外延片工藝研究

李 楊，李明達(dá)

(中國(guó)電子科技集團(tuán)公司第四十六研究所 天津300220)

PIN光電探測(cè)器用反外延片工藝研究

李 楊，李明達(dá)

(中國(guó)電子科技集團(tuán)公司第四十六研究所 天津300220)

創(chuàng)新性使用反外延法工藝，介紹了適用于制備近紅外波段PIN光電探測(cè)器的硅外延材料的研制工藝，在區(qū)熔單晶拋光片上進(jìn)行重?fù)綄?dǎo)電層和支撐層的外延層制備。通過(guò)對(duì)硅源流量與摻雜劑濃度的精確控制，實(shí)現(xiàn)了快速外延生長(zhǎng)和高濃度摻雜。通過(guò)精細(xì)的后期加工工藝，將高阻區(qū)熔層加工為厚度和表面質(zhì)量均滿(mǎn)足器件要求的有源層。結(jié)果顯示，采用反外延法工藝得到的反外延材料片應(yīng)用到PIN光電二極管中，不僅節(jié)省器件制備中的工藝程序，而且大大提高了器件耐壓性。

PIN光電探測(cè)器 反外延片 重?fù)綄?dǎo)電層 支撐層

0 引 言

光電探測(cè)器在軍事和國(guó)民經(jīng)濟(jì)的各個(gè)領(lǐng)域有著廣泛用途，例如：在可見(jiàn)光或近紅外波段主要用于射線(xiàn)測(cè)量和探測(cè)、工業(yè)自動(dòng)控制、光度計(jì)量等；在紅外波段主要用于導(dǎo)彈制導(dǎo)、紅外熱成像、紅外遙感等方面。通常禁帶寬度或雜質(zhì)離化能合適的半導(dǎo)體材料都具有光電效應(yīng)，但是制造實(shí)用性器件還要考慮性能、工藝、價(jià)格等因素。一般用于可見(jiàn)光波段的光電導(dǎo)探測(cè)器材料有CdS、CdSe、CdTe、Si、Ge等；近紅外波段有PbS、InGaAs、PbSe、InSb、Hg0.75Cd0.25Te等；大于8,μm的波段有Hg1-xCdxTe、PbxSn1-x、Te、Si摻雜、Ge摻雜等；其中，CdS、CdSe、PbS等材料可以制成多晶薄膜形式的光電導(dǎo)探測(cè)器。最普通的光電探測(cè)器為PIN光電二極管。其結(jié)構(gòu)如圖1所示。

圖1 外加反向偏置電壓的PIN光電二極管的電路示意圖Fig.1Diagram of additional reverse bias voltage of PIN photodiode circuit

光電探測(cè)器的工作原理為光電效應(yīng)，當(dāng)一個(gè)入射光子能量大于或等于半導(dǎo)體的帶隙能量時(shí)，將激勵(lì)價(jià)帶上的一個(gè)電子吸收光子的能量而躍遷到導(dǎo)帶上，此過(guò)程產(chǎn)生自由的電子-空穴對(duì)。在光電二極管的PN結(jié)中間引入一層濃度很低的N型半導(dǎo)體，就可以增大耗盡區(qū)的寬度，達(dá)到減小擴(kuò)散運(yùn)動(dòng)影響，提高響應(yīng)速度的目的。由于這一摻入層的摻雜濃度低，近乎本征半導(dǎo)體，故稱(chēng)I層，因此這種結(jié)構(gòu)成為PIN光電二極管。I層較厚，幾乎占據(jù)了整個(gè)耗盡區(qū)。絕大部分的入射光在I層內(nèi)被吸收并產(chǎn)生大量的電子-空穴對(duì)。在I層兩側(cè)是摻雜濃度很高的P型和N型半導(dǎo)體，P層和N層很薄，吸收入射光的比例很小。因而光產(chǎn)生電流中漂移分量占了主導(dǎo)地位，這就大大加快了響應(yīng)速度。[1]

由于硅材料的物理特性，應(yīng)用本征高阻硅外延片(電阻率＞1,000,?·cm，厚度：50～100,μm)制備的PIN光電二極管主要應(yīng)用于民品領(lǐng)域；近紅外探測(cè)器對(duì)硅材料要求極高——超高電阻率、超厚層，外延工藝無(wú)法實(shí)現(xiàn)。長(zhǎng)期以來(lái)，器件研究單位均采用區(qū)熔單晶作基底，但是由于接觸電阻過(guò)大，器件性能受到極大的制約。

本文轉(zhuǎn)換設(shè)計(jì)思路，采用反外延工藝，即與普通的外延片用法相反，把外延層作為襯底，而把襯底作為制作器件PN結(jié)的區(qū)域。整個(gè)材料制備過(guò)程為：選用器件所需電阻率的區(qū)熔單晶為襯底，在高阻區(qū)熔襯底上利用外延工藝生長(zhǎng)重?fù)綄?dǎo)電層和支撐層，為器件制造提供電極及物理支撐層，利用減薄和機(jī)械化學(xué)拋光工藝將高阻區(qū)熔層加工為厚度、表面質(zhì)量符合要求的有源層，為其提供N型反外延材料。其優(yōu)點(diǎn)為：制作PN結(jié)的區(qū)域(區(qū)熔單晶襯底區(qū)域)電阻率可達(dá)到幾千?·cm，接近于絕緣體，并且厚度可通過(guò)后期加工至器件要求值，可大大提高器件的耐壓性，降低器件的插損；外延層作為基底層，需盡量降低串聯(lián)電阻，外延層濃度需在1018,cm-3以上，并且外延層要有一定厚度，防止碎片。

1 工藝實(shí)驗(yàn)

1.1 外延設(shè)備

硅外延的沉積設(shè)備為意大利LPE公司生產(chǎn)的PE-3061D平板式外延爐，基本結(jié)構(gòu)如圖2所示。該外延爐采用高頻感應(yīng)的加熱方式，具有維護(hù)簡(jiǎn)單、生產(chǎn)效率高的特點(diǎn)，是目前各外延制造企業(yè)主流的15.24～20.32,cm硅外延片的生產(chǎn)設(shè)備。此設(shè)備為單圈平板爐，每爐可生產(chǎn)8片15.24,cm外延片。

圖2 PE3061D平板式外延爐結(jié)構(gòu)圖Fig.2 Plate-type epitaxial furnace structure of PE3061D

1.2 工藝技術(shù)

本文采用常壓外延工藝，反應(yīng)室壓力維持在0.1,MPa。采用高純度三氯氫硅(SiHCl3)作為硅源，腔內(nèi)反應(yīng)化學(xué)式如下：

反應(yīng)氣體H2經(jīng)過(guò)純化器的純化，純度可以達(dá)到6,N以上，生長(zhǎng)溫度保持在1,150,℃。

2 實(shí)驗(yàn)結(jié)果及分析

在反外延材料片的制備過(guò)程中，面臨的難點(diǎn)有3個(gè)方面：①如何實(shí)現(xiàn)厚層外延片的快速生長(zhǎng)；②如何得到低電阻率的重?fù)綄?dǎo)電層；③如何對(duì)反外延片進(jìn)行加工，使其厚度、表面質(zhì)量符合要求。本文針對(duì)上述3個(gè)方面開(kāi)展了大量實(shí)驗(yàn)工作。

2.1 快速外延生長(zhǎng)

根據(jù)外延生長(zhǎng)機(jī)理，影響外延生長(zhǎng)速率的因素主要有硅源濃度和外延生長(zhǎng)溫度。[2-3]為了提高外延生長(zhǎng)速率，從這兩方面著手試驗(yàn)。首先為了提高硅源的濃度，嘗試4種不同硅源流量，記錄其生長(zhǎng)速率。同時(shí)，適當(dāng)提高外延反應(yīng)溫度，以提高外延生長(zhǎng)速率。從改變外延生長(zhǎng)溫度和硅源流量著手，以不同的生長(zhǎng)條件進(jìn)行了13組實(shí)驗(yàn)，生長(zhǎng)速率結(jié)果及外延表面狀況如表1所示。

根據(jù)表1的前5組實(shí)驗(yàn)測(cè)試結(jié)果，繪制出圖3所示的曲線(xiàn)?？梢钥闯?，在1,110,℃時(shí)，隨著硅源流量的增大，外延生長(zhǎng)速率也隨著增加，當(dāng)SiHCl3的流量增加到30,g/min前，生長(zhǎng)速率增長(zhǎng)最快；繼續(xù)增加SiHCl3流量至35,g/min后，增長(zhǎng)趨緩。這是由于隨著硅源濃度的增加，外延反應(yīng)的副產(chǎn)物HCl的濃度也增加，腐蝕作用增強(qiáng)，生長(zhǎng)速率增長(zhǎng)趨勢(shì)減緩。同時(shí)使用過(guò)大的硅源流量，因溫度固定，表面遷移速率過(guò)小，外延層結(jié)晶質(zhì)量變差，外延層表面出現(xiàn)層錯(cuò)。

表1 外延生長(zhǎng)速率工藝試驗(yàn)條件Tab.1 Test conditions for epitaxial growth rate process

圖3 硅源流量與生長(zhǎng)速率關(guān)系曲線(xiàn)Fig.3 Relationship between the growth rate curves and silicon source traffic

但從上面結(jié)果來(lái)看，硅源流量過(guò)大時(shí)，因溫度過(guò)低，表面質(zhì)量變差，出現(xiàn)霧狀表面缺陷。所以本文針對(duì)高SiHCl3流量的3種規(guī)格(30,g/min、35,g/min、40,g/min)相應(yīng)提高工藝溫度，相應(yīng)結(jié)果在表1中列出。當(dāng)硅源流量一定時(shí)，升高溫度，生長(zhǎng)速率增大，但溫度過(guò)高時(shí)，外延表面會(huì)出現(xiàn)滑移線(xiàn)等表面缺陷。當(dāng)硅烷流量達(dá)到40,g/min，溫度升高至1,170,℃時(shí)，結(jié)晶質(zhì)量仍然較差。

本文主要針對(duì)高速外延生長(zhǎng)，從實(shí)驗(yàn)結(jié)果發(fā)現(xiàn)，在35,g/min的硅源流量下，溫度控制在1,130～1,150,℃范圍生長(zhǎng)出結(jié)晶質(zhì)量較好的外延片，生長(zhǎng)速率為2.27,μm/min。這也是研究中在生產(chǎn)重?fù)綄?dǎo)電層和支撐層時(shí)最終采用的主工藝條件。

2.2 高濃度摻雜

硅外延摻雜劑的摻入，受含摻雜劑氣體的輸入分壓、生長(zhǎng)溫度和生長(zhǎng)速率的影響[4-5]，而輸入分壓是決定因素。本文所研制的PIN光電二極管用硅反外延材料，外延層摻雜濃度要求在4.7×1018,cm-3以上，屬高濃度摻雜。由于硅外延層的摻雜濃度受摻雜劑氣體的輸入分壓影響較大，因此從提高摻雜劑的輸入分壓入手。實(shí)驗(yàn)選用了常規(guī)的磷烷做n型摻雜劑，先后采用含量為2%,和4%,的磷烷分別進(jìn)行了實(shí)驗(yàn)，結(jié)果如表2所示。發(fā)現(xiàn)當(dāng)把系統(tǒng)設(shè)定在一個(gè)較高值，即采用4%,濃度的PH3時(shí)，載流子濃度為7×1018,cm-3，達(dá)到參數(shù)指標(biāo)要求。

表2 外延生長(zhǎng)不同磷烷濃度工藝試驗(yàn)Tab.2Epitaxial growth process under different concentrations of phosphine

2.3 反外延片后期加工

使用外延工藝在區(qū)融襯底上得到重?fù)綄?dǎo)電層和支撐層之后，研究人員對(duì)反外延片進(jìn)行后道加工，使其厚度和表面質(zhì)量滿(mǎn)足器件使用要求。采用減薄機(jī)對(duì)外延片進(jìn)行減薄，之后通過(guò)機(jī)械化學(xué)拋光去除表面損傷層、優(yōu)化幾何參數(shù)和表面質(zhì)量。最終加工結(jié)果如表3所示。區(qū)熔材料厚度維持在(212±1)μm，總厚度變化、翹曲度、彎曲度都在10,μm以?xún)?nèi)，表面達(dá)到免洗水平。

表3 反外延片加工最終結(jié)果Tab.3 Anti-epitaxial wafer processing and the final result

3 結(jié) 論

通過(guò)增加反應(yīng)原材料濃度和適當(dāng)提高溫度的方法來(lái)提高外延生長(zhǎng)速率，最終得到2.27,μm/min的生長(zhǎng)速率，成功研制出超厚外延層的外延片。同時(shí)采用提高磷烷輸入分壓的方法，解決重?fù)綄?dǎo)電層超高濃度摻雜的問(wèn)題。最后對(duì)反外延片進(jìn)行后期精細(xì)加工，使區(qū)熔層的表面質(zhì)量達(dá)到較高水平。經(jīng)過(guò)以上方案，成功研制出厚度為200,μm、摻雜濃度4.7×1018,cm-3以上的重?fù)綄?dǎo)電層；厚度150,μm以上的支撐層。反外延片應(yīng)用到PIN光電二極管中，不僅節(jié)省了器件制備中的工藝程序，而且大大提高了器件的耐壓性。

［1］ 江利. 微波PIN二極管的設(shè)計(jì)與制備工藝研究[D].合肥：合肥工業(yè)大學(xué)，2005.

［2］ 王鵬. 外延層的工藝控制與實(shí)際應(yīng)用[D]. 天津：天津大學(xué)，2012.

［3］ 甄可龍. 硅外延生長(zhǎng)電阻率與厚度一致性的研究[D].天津：河北工業(yè)大學(xué)，2003.

［4］ 張文清. 6英寸IGBT用硅外延材料制造工藝的設(shè)計(jì)與實(shí)現(xiàn)[D]. 南京：東南大學(xué)，2011.

［5］ 郭銳. 毫米波雪崩管用硅外延材料的研究及應(yīng)用[D].南京：東南大學(xué)，2010.

On Preparation Technology of PIN Photodetector with Anti-Epitaxial Wafer

LI Yang，LI Mingda
(The 46th Research Institute of China Electronics Technology Group Corporation，Tianjin 300220，China)

This paper introduces the research of silicon epitaxy material process applicable to the near infrared band PIN photodetector by using the anti-epitaxy method of process innovation ideas to carry out epitaxial layer preparation for heavy doped conductive layer and support layer on FZ monocrystalline polished wafer.Through a precise control of silicon source flow and dopant concentration，rapid epitaxial growth and high concentration of doping were achieved.By using elaborate post-processing technology，the high resistance zone melting layer thickness and surface processing for active layer quality can satisfy the requirements of the device.The results show that with the application of anti-epitaxial material to PIN photoelectric diode，not only can device preparation process be saved，but also voltage resistance of the device greatly improves.

PIN photodetector；anti-epitaxial wafer；heavy doped conductive layer；support layer

TN304

：A

：1006-8945(2016)04-0034-03

2016-03-11