夏東升　馬宏忠　劉寶穩(wěn)　施恂山　王行行

(河海大學能源與電氣學院，江蘇 南京　211100)

基于DSP和ARM的便攜繼電保護測試儀設(shè)計

夏東升馬宏忠劉寶穩(wěn)施恂山王行行

(河海大學能源與電氣學院，江蘇 南京211100)

摘要：為了提高繼電保護測試儀輸出信號的質(zhì)量和頻率分辨率，提出了一種不犧牲每周波擬合點數(shù)而使輸出信號頻率最高至1 000 Hz、頻率分辨率達到0.001 Hz的算法。根據(jù)需求，DSP計算出波形擬合點和觸發(fā)時序邏輯信號后，CPLD根據(jù)時序信號觸發(fā)DAC輸出波形，波形經(jīng)功率放大、變壓器運放等環(huán)節(jié)處理，由DSP采集到的反饋信號通過數(shù)字PID算法調(diào)整，使最終輸出信號快速且穩(wěn)定地達到預(yù)設(shè)值。測試儀的變壓器模塊獨立化設(shè)計，提高了裝置的便攜性。經(jīng)檢測，該測試儀各項輸出滿足實際應(yīng)用要求。

關(guān)鍵詞：DAC變壓器互感器數(shù)字PID便攜性波形擬合AID模塊可靠性

0引言

隨著電網(wǎng)規(guī)模的擴展，智能化程度的不斷提高，對繼電保護裝置的需求量越來越大[1-2]。保護裝置在生產(chǎn)制造和現(xiàn)場應(yīng)用的過程中需要進行嚴格的測試，方可確保在故障發(fā)生時，保護裝置能夠快速、準確地動作，保證系統(tǒng)的安全運行[3]。用于對保護裝置進行測試的繼電保護測試儀，其電壓、電流等輸出量除了對幅值、頻率、相位等參數(shù)有一定的要求外，還要求能夠模擬各次諧波，以測試保護裝置應(yīng)對不同故障的響應(yīng)[4-6]。

現(xiàn)如今繼電保護測試儀雖然功能非常強大，輸出信號的精度也非常高，能基本勝任當前對保護裝置的測試任務(wù)[7]，但是還有許多地方需要改進。如：現(xiàn)今的繼電保護測試儀一般都是將所有的元件封裝在一個箱子里，其質(zhì)量非常大(通常在30 kg左右)，若工作人員需到現(xiàn)場對保護裝置進行加電測試，攜帶和調(diào)試的難度可想而知。

針對當前繼電保護測試儀存在的上述問題，設(shè)計了一種新型的繼電保護測試儀。該測試儀以高性能DSP TMS320C6748作為運算的核心，并以ARM AT91SAM9260為控制核心，分別完成信號的生成、反饋運算和系統(tǒng)整體的控制等任務(wù)。本測試儀將運算、控制、功率放大模塊封裝在一起作為控制部分，將變壓器做成一個個單獨的模塊作為插件，在實際應(yīng)用中可以根據(jù)需要選擇相應(yīng)類型、功率的插件，大大減少了攜帶和現(xiàn)場調(diào)試的難度。此外，本裝置采用周期性改變觸發(fā)時間間隔的方式來擬合波形，大大提高了頻率分辨率和波形質(zhì)量。在應(yīng)對負載變化時，本裝置應(yīng)用了數(shù)字PID增量算法[8]，使得輸出能夠更快速、更穩(wěn)定地達到預(yù)設(shè)值。

1繼電保護測試儀硬件設(shè)計

本裝置的原理圖如圖1所示。ARM模塊作為人機交互環(huán)節(jié)，配有液晶顯示屏和鍵盤，方便用戶操作。ARM在收到操作指令后，將指令通過SPI總線傳至DSP；DSP根據(jù)指令計算出所需波形數(shù)據(jù)并轉(zhuǎn)入復(fù)雜可編程邏輯控制器CPLD暫存，待收到DSP要求發(fā)出信號的指令后再傳至DAC模塊；最終由DAC模塊擬合成所需的信號。功率放大模塊對DAC擬合成的數(shù)字信號進行功率放大，再根據(jù)需要選擇合適的變壓器模塊進行幅值放大，即可得到相應(yīng)的電壓、電流輸出。變壓器模塊中的電壓、電流互感器對輸出進行處理，后由DSP控制A/D模塊進行采集、計算、調(diào)整輸出等步驟，由此構(gòu)成反饋環(huán)節(jié)。ARM模塊配有豐富的通信接口，可以實現(xiàn)U盤數(shù)據(jù)讀取、與上位機交互、多機互聯(lián)等功能。供電電源采用大功率多路輸出開關(guān)電源，滿足各個模塊的用電需求。開關(guān)量部分配有8路開關(guān)量輸入、4路開關(guān)量輸出，可以用于測試保護裝置動作時間。本測試儀的硬件配置在功能上符合DL/T624-2010《中華人民共和國電力行業(yè)標準：繼電保護微機型試驗裝置技術(shù)條件》(以下簡稱《標準》)[9]。

圖1　繼電保護測試儀原理框圖

1.1處理器簡介

本測試儀DSP模塊采用的DSP芯片為德州儀器公司生產(chǎn)的32 bit高性能浮點DSP TMS320C6748。該款DSP工作主頻為456 MHz，具有3 648 MIPS和2 746 MFLOPS的運算能力。片上集成了豐富的外圍設(shè)備接口，有16個快速EDMA 通道、32 bit 的EMIF、2個I2C、2個32 bit 的Timer、16個GPIO、16 bit 的HPI等。同時，為了方便對大量數(shù)據(jù)進行處理，配備了128 MB的標配工業(yè)級NAND Flash和128 MB的標配工業(yè)級DDR2 RAM，可以開辟大量內(nèi)存對常用波形進行存儲，使得輸出響應(yīng)更加迅速。

ARM模塊采用的芯片為AT91SAM9260，當工作主頻為190 MHz時，運算速度可達210 MIPS。片內(nèi)集成了USB全速主機和設(shè)備接口、10/100 Base T以太網(wǎng)MAC、多媒體卡接口(MCI)、USART、主/從串行外圍設(shè)備接口(SPI)、1個3通道16位定時計數(shù)器(TC)、1個雙線接口(TWI)等豐富的外設(shè)，為設(shè)計高性能的人機交互系統(tǒng)提供了便利。

本系統(tǒng)CPLD選用Xilinx公司的CoolRunner-II XC2C512。其具有高性能、超低功耗、高速、易用、低成本等優(yōu)點，主要用于控制外圍器件的邏輯時序，包括為DAC輸出提供觸發(fā)時序邏輯信號、波形數(shù)據(jù)的暫存與生成。CPLD與DSP之間通過32 bit的EMIF接口相連實現(xiàn)并行通信，DSP可以在較短時間內(nèi)將大量需要DAC擬合的波形數(shù)據(jù)傳至CPLD，這對于提高輸出響應(yīng)的速度起到非常重要的作用。

1.2DAC模塊和ADC模塊

DAC芯片的性能與輸出信號的幅值、頻率分辨率和誤差有著密切的關(guān)系。本裝置選擇數(shù)模轉(zhuǎn)換芯片DAC8581來擬合波形。該芯片是TI公司生產(chǎn)的一款具有16 bit精度的±5 V電壓輸出型數(shù)模轉(zhuǎn)換器，具有高轉(zhuǎn)換速度、高精度、高速SPI接口、上電自動較零等特點。本裝置最終采用8片DAC8581芯片，以共地級聯(lián)的方式用于擬合多路輸出信號。

對于ADC反饋采樣模塊，選用由ADI公司生產(chǎn)的8通道、16 bit同步采樣芯片AD7606。該芯片采用5 V單電源供電，不再需要正負雙電源，并支持真正±10 V或±5 V的雙極性信號輸入，所有的通道均能以高達200 kS/s的速率進行采樣。

經(jīng)過試驗，上述兩種芯片的精度、響應(yīng)速度等特性皆滿足本測試儀設(shè)計要求。

1.3電源模塊設(shè)計

由于繼電保護測試儀由多個模塊組成，各個模塊要求的供電電壓不同，且各個模塊之間為了避免共地干擾，對獨立性都有一定的要求。

本裝置采用的DSP芯片、ARM芯片和CPLD芯片要求的供電電壓均為3.3 V，且之間存在SPI通信連接，在硬件設(shè)計上可以局部共地，但是這3類芯片對供電電壓的平穩(wěn)性能要求較高。AMS1117-3.3是一款固定電壓3.3 V輸出的穩(wěn)壓芯片，用開關(guān)電源5 V輸出配兩款A(yù)MS117-3.3芯片，即可得到兩路穩(wěn)定的3.3 V輸出為DSP和ARM模塊供電。AD7606采集模塊和DAC模塊要求供電電壓具有一定的獨立性，需開關(guān)電源提供兩路獨立的5 V輸出。功率放大模塊采用功放芯片SHM1150II，其作用是對DAC擬合出的數(shù)字信號進行功率放大，在電源設(shè)計上需要綜合考慮功率和電壓幅值要求。

綜上所述，可以選擇一款3路獨立5 V輸出的小功率開關(guān)電源,為DSP、ARM、CPLD、DAC和ADC模塊供電，另外選擇一款±50 V輸出的大功率電源為功放模塊供電。

1.4數(shù)字功率放大模塊

采用大功率混合集成電路芯片SHM1150II，對DAC擬合出的信號進行功率放大。此電路為差分輸入、全直流耦合、場效應(yīng)管推挽輸出的直流型功放電路。其特點如下：輸出功率高達150 W ；失真度低于0.01%，保證了輸出波形的質(zhì)量；頻響寬度達0～380 kHz，可放大含有直流分量和高次諧波的信號；無需外接任何元件，應(yīng)用方便等[10]。

1.5變壓器模塊

本測試儀的分體設(shè)計機理示意圖如圖2所示。將DSP、ARM、DAC、ADC、數(shù)字功放、輸入輸出、電源等模塊封裝在一起，組成主控模塊，在面板預(yù)留出各輸出端子。每一路輸出共3個端子與變壓器模塊相連，其中2個端子插孔用于傳輸電壓信號，1個BNC插頭用于傳遞變壓器模塊中互感器反饋回來的信號。為保證反饋信號能穩(wěn)定可靠地傳輸，采用同軸電纜線作為反饋線。

圖2　裝置機理示意圖

將每個變壓器和對應(yīng)的互感器封裝在一起，組成一個單獨的插件模塊。不同的輸出有與之相對應(yīng)的插件模塊，主要分為交流電壓輸出模塊和交流電流輸出模塊。電壓輸出模塊將電壓互感器并聯(lián)在電壓型變壓器的二次側(cè)，感應(yīng)出輸出電壓信號后，由DSP控制A/D采集作反饋用；電流輸出模塊將電流互感器串聯(lián)在電流型變壓器二次側(cè)作反饋用。

市面上現(xiàn)有的繼電保護測試儀之所以質(zhì)量較大，主要是因為其將大質(zhì)量的功放、運放模塊和其他各個模塊都封裝在一個箱子里，且為了保證各路輸出具有一定的帶載能力，不得不選擇容量足夠大的變壓器。而本測試儀將變壓器獨立出來，做成相互獨立的模塊，在使用時可以做到需要什么類型選擇什么類型，需要幾路用幾路，需要多大容量選擇多大容量。這樣，在對保護裝置進行調(diào)試時會更加方便、靈活，而且將變壓器獨立出來后更有利于散熱。

2繼電保護測試儀軟件設(shè)計

2.1波形擬合算法

繼電保護測試儀最主要的功能是提供各種供其他裝置測試用的信號源。對于保護裝置來說，交流信號源最常用，其幅值、相位、頻率等是最基本的參數(shù)。本測試儀通過DAC數(shù)字電平輸出擬合交流信號，擬合點生成算法如式(1)所示。

(1)

式中：數(shù)組X[n]為擬合成的波形點，n=0,1,2,…，N-1；Am為各次諧波幅值，m=1,2,…,M；N為每周波擬合的點數(shù)，M為諧波總次數(shù)。

由于DAC輸出的是數(shù)字信號，所以擬合出的交流信號是階梯波，因此每周波的擬合點數(shù)對波形的質(zhì)量有著直接的影響。不同點數(shù)擬合出的波形如圖3所示。

圖3　不同點數(shù)擬合出的波形圖

擬合出的波形點暫存在CPLD中，與之對應(yīng)的觸發(fā)時序邏輯信號也事先由DSP計算好存在CPLD中，如圖4所示。當CPLD收到DSP[11-13]下達的輸出指令時，根據(jù)觸發(fā)時序邏輯信號，在觸發(fā)信號的下降沿CPLD將擬合的波形點送至DAC模塊，并轉(zhuǎn)換成對應(yīng)的電平信號。若每周波為2 000點，則觸發(fā)信號需2 000個下降沿。當Δt1=Δt2=…=Δt2000=10 μs時，則頻率T=20 000 μs，頻率f=50 Hz。頻率改變通過改變觸發(fā)時序邏輯的時間間隔Δtn來實現(xiàn)，相位的移動通過設(shè)置不同觸發(fā)時序信號間的時間間隔Δtab、Δtbc、Δtac來實現(xiàn)，幅值則通過改變幅值參數(shù)Am即可。

圖4　觸發(fā)時序邏輯信號圖

根據(jù)《標準》，要求交流輸出頻率變化最小步長為0.001 Hz。DAC8581在輸出電壓差變化不大時，最快建立時間為0.3 μs，每周波擬合點數(shù)為2 000時可認為最快建立時間為0.5 μs，并以此為最小基。由上文可知，2 000個點10 μs等間隔輸出時頻率為50 Hz。若要輸出時頻率為50.001 Hz，由于最小基為0.5 μs，最相近間隔時間只能調(diào)整為9.5 μs，所以采用等間隔輸出是不可實現(xiàn)的。但可以只將一個觸發(fā)時序間隔時間調(diào)整為9.5 μs，其余19 999個仍然保持為10 μs，則T=19 999.5 μs、 f=50.001 25 Hz即可達到要求。若要輸出時頻率為49.999 Hz時，將第一個時序間隔調(diào)整為10.5 μs即可。同理若要繼續(xù)提高或者減少頻率，只需依次將其他時序間隔減少或者增加0.5 μs。

由于點數(shù)眾多，少量時序間隔時間的調(diào)整對波形質(zhì)量的影響微乎其微。但當需要調(diào)整的時序時間間隔數(shù)量變多時，如果調(diào)整時序時間間隔的次序不當，會影響輸出波形質(zhì)量。如將上半周波時間間隔全部調(diào)整為9.5 μs，下半周波還為10 μs，雖然可以使得頻率f=51.282 Hz，但是此時的波形已經(jīng)嚴重畸變了。所以選擇合適的方法調(diào)整時間間隔對波形質(zhì)量有著至關(guān)重要的影響。本測試儀采用了一種周期性調(diào)整時間間隔的算法來改變頻率，有效地解決了波形畸變問題。圖5為觸發(fā)時序時間間隔調(diào)整過程，為了便于觀察，圖中采用每周波35點直方圖來表示調(diào)整過程。

由圖5可知，在調(diào)整完第一點后并不是從左往右依次調(diào)整下去，而采用“先調(diào)兩頭再調(diào)中間”的方式。圖5(a)為對1個點進行調(diào)整的情形，即只改變第1個擬合點的觸發(fā)時間間隔；圖5(b)為對5個點進行調(diào)整，改變點1、35、18、9、27觸發(fā)時間間隔；圖5(c)為調(diào)整19點時的情形；圖5(d)為對全部點調(diào)整時的情形，即每點觸發(fā)時間間隔同時增加或者減少了0.5 μs。如果每周波擬合點數(shù)為2 000，那么可以將需要依次調(diào)整的擬合點的序號記為數(shù)組TD[2 000]={1,2 000,1 000,500,1 500,250,1 750,750,1 250,…}。這樣的調(diào)整過程具有周期對稱性，對波形質(zhì)量影響較小，能滿足應(yīng)用要求。

圖5　觸發(fā)時序時間間隔調(diào)整過程示意圖

每周波點數(shù)為2 000，要求輸出頻率為f時，可通過如下算法求出最終觸發(fā)時序數(shù)組CF[2 000]。

①根據(jù)輸入頻率f，求得T=(1/f)×106(μs)；

②求出對擬合點調(diào)整前所設(shè)置的主時間間隔δtz=INT[(T/2 000)×2]×0.5 (μs)，其中INT[ ]為取整函數(shù)；

③求出需要調(diào)整點的數(shù)量n=(T-2 000×δt)×2;

④根據(jù)依次調(diào)整點的序號數(shù)組TD[2 000]，確定需要調(diào)整點的序號TD[n](即數(shù)組TD[2 000]中的前n個值)，并據(jù)此序號將觸發(fā)時序數(shù)組CF[2 000]中對應(yīng)序號的值全部置為(δtz+0.5)，其余全部置為δtz。最終的數(shù)組CF[2 000]即為所求得觸發(fā)時序信號每個點對應(yīng)的時間間隔。

2.2輸出反饋控制

變壓器二次側(cè)的輸出與負載有著密切的聯(lián)系，尤其是電流型輸出。由于電流型變壓器二次側(cè)輸出電壓值比較小，負載阻抗的變化對電流輸出影響極大。為了使最終的輸出信號能夠快速且穩(wěn)定地達到所設(shè)置的值，需應(yīng)用合理的算法對反饋信號和設(shè)定信號進行處理。

本測試儀采用數(shù)字增量PID算法來控制輸出，其原理簡化示意圖如圖6所示。

圖6　增量式PID算法簡化示意圖

對于最終輸出的信號，經(jīng)互感器變換、A/D采集、DSP計算等處理后，記反饋信號為y(k)，預(yù)設(shè)輸入為r(k)，則偏差為：

e(k)=r(k)-y(k)

(2)

由位置式PID控制算法得：

(3)

則增量式PID算法為：

(4)

歸并后可得：

Δu(k)=q0e(k)+q1e(k-1)+q2e(k-2)

(5)

(6)

(7)

(8)

式中：u0為控制量基值；u(k)為第k次采樣處理后的控制量基值；Kp為比例放大系數(shù)；KI為積分放大系數(shù)；KD為微分放大系數(shù)；Tl為積分時間常數(shù)；TD為微分時間常數(shù)；Ts為采樣周期[14]。

由算法公式可知，理論上只要算出相近3次偏差e(k)、e(k-1)、e(k-3)，并設(shè)定合適的q0、q1、q2，就可以求出輸出應(yīng)該調(diào)整的增量Δu(k)。根據(jù)此值調(diào)整D/A輸出，使輸出能夠快速穩(wěn)定地響應(yīng)。

2.3系統(tǒng)軟件綜合設(shè)計

本測試儀的ARM人機交互模塊搭載嵌入式實時操作系統(tǒng)WindowsCE，對人機交互模塊的硬件進行管理，使得系統(tǒng)具有較高的穩(wěn)定性、實時性和可靠性。DSP模塊的主要任務(wù)是用于對輸出擬合點和反饋信號的快速計算，無需搭載操作系統(tǒng)。系統(tǒng)軟件設(shè)計邏輯圖如圖7所示。

圖7　系統(tǒng)軟件設(shè)計邏輯圖

3樣機測試

樣機輸出交流信號的實測波形如圖8所示。圖8(a)是幅值為20 V、頻率為50 Hz的交流電壓輸出波形，通過示波器可以看出波形較光滑且無明顯畸變；圖8(b)是含有3、5、7次諧波畸變后的波形，畸變很明顯。

對于輸出電壓、電流常規(guī)參數(shù)的測量，用高精度六位半萬用表keithley 2 700、諧波分析儀PMM1 000等儀器來進行測試，其精度完全滿足測試要求。電壓與電流測試數(shù)據(jù)如表1、表2所示。由表1、表2可以看出，給定的值和輸出實測值之間各種參數(shù)的誤差都很小，波形質(zhì)量也較高，滿足《標準》要求。

圖8　實測波形圖

測試數(shù)據(jù)試驗組別123給定幅值/V10.000060.0000100.0000實測幅值/V9.999659.9947100.0213給定頻率/Hz45.000050.0000100.0000實測頻率/Hz45.000150.0002100.0002給定相位差/(°)30.000060.000090.0000實測相位差/(°)30.050059.950090.0500電壓畸變率/%0.00000.00000.1000

表2　電流測試數(shù)據(jù)

4結(jié)束語

本測試儀應(yīng)用大功率混合集成功放，提高了效率，穩(wěn)定了輸出；將變壓器模塊和主控模塊分體，減小了測試儀體積，便于攜帶；應(yīng)用波形擬合算法，提高了頻率分辨率，并保證了波形質(zhì)量；反饋應(yīng)用數(shù)字增量PID[15-16]算法，減少了設(shè)定與實際輸出的誤差，并提高了響應(yīng)的速度。在人機交互部分，配置了液晶顯示、鍵盤，方便了操作；通信上配有以太網(wǎng)接口，可以實現(xiàn)遠程遙控、多機互聯(lián)測試、狀態(tài)監(jiān)測。在裝置檢驗方面，應(yīng)用《標準》中所述的對于各項參數(shù)的測試方法對本裝置進行了全面測試，各項參數(shù)測試結(jié)果均符合標準。

參考文獻

[1] 陳德樹.計算機繼電保護原理與技術(shù)[M].北京:中國電力出版社,1999:1-2.

[2] 李斌,薄志謙.面向智能電網(wǎng)的保護控制系統(tǒng)[J].電力系統(tǒng)自動化,2009,33(20):7-12.

[3] 王洪濤,周有慶,彭紅海.基于DSP的微機保護綜合實驗裝置設(shè)計[J].電力自動化設(shè)備,2007,27(1):97-100.

[4] 周雯琪,馬皓,李恩.一種繼電保護測試儀用逆變電源的設(shè)計及相位調(diào)節(jié)方法[J].中國電機工程學報,2008,28(12):119-123.

[5] 陳鑄華,周有慶,吳桂清.高精度信號發(fā)生裝置的研制[J].中國儀器儀表,2007(7):48-51.

[6] 黃曉明,鄒托武,趙炳,等.微機繼電保護測試儀中高性能數(shù)字信號發(fā)生器的研究與實現(xiàn)[J].電力自動化設(shè)備,2006(6):17-21.

[7] 何智平,周玲,張方軍.國內(nèi)市場微機型繼電保護測試儀的現(xiàn)狀和發(fā)展[J].繼電器,2005,33(8):76-80.

[8] Shen L,Liu Z,Zhang Z,et al.Frame-level bit allocation based on incremental PID algorithm and frame complexity estimation[J].Journal of Visual Communication and Image Representation,2009,20(1):28-34.

[9] 《中華人民共和國電力行業(yè)標準:繼電保護微機型試驗裝置技術(shù)條件》DL/T 624-2010[S].

[10]孫云龍.單相正弦波變頻電源設(shè)計[J].淮陰工學院學報,2011(1):20-23.

[11] 苗儉威,王英.基于DSP+IPM的異步電機直接轉(zhuǎn)矩調(diào)速系統(tǒng)設(shè)計.電氣自動化,2015,37(3): 1-2.

[12] 符曉,朱洪順.TMS320F2833x DSP應(yīng)用開發(fā)與實踐.北京: 北京航空航天大學出版社,2013: 2-8.

[13] 楊家強,黃進.異步電動機直接轉(zhuǎn)矩控制轉(zhuǎn)矩脈動最小化方法研究.電工技術(shù)學報,2004,19(9): 23-29.

[14]李辰,李開成,陳浩,等.繼電保護測試儀用大電流功率放大電路的研究[J].電力系統(tǒng)保護與制,2013(8):129-134.

[15] 蔣耕瑋,王小藝,魏偉,等.基于抗擾動-模糊PID的污水處理控制方法研究.計算機與應(yīng)用化學.2013,30(7):748-752.

[16] 湯斌斌,陳敏芳,熊偉麗,等.一種模糊自適應(yīng)PID控制在溶解氧中的應(yīng)用.傳感器與微系統(tǒng),2013,32(7):144-147.

Design of the Portable Relay Protection Tester Based on DSP and ARM

Abstract：In order to improve the quality and frequency resolution of output signals of the relay protection tester,an algorithm is proposed which makes maximum frequency of the output signals up to 1000 Hz,frequency resolution to 0.001Hz,without sacrificing the number of fitting points in each cycle.According to the demand,DSP calculates the waveform fitting point and trigger timing logic signals,CPLD triggers DAC output waveform based on the timing signals,then the waveform is disposed by the process of power and transformer operation amplifier,and the feedback signals adopted by DSP are adjusted by the digital PID algorithm,so that the final output signals can rapidly and stably reach the preset value.With the transformer module of the tester being independent,the portability of the device is improved.After testing,each of the output of the tester meets the requirements of practical application.

Keywords:DACTransformerDigital PIDPortabilityWaveform fittingAID mudularReliability

中圖分類號：TM774

文獻標志碼：A

DOI:10.16086/j.cnki.issn1000-0380.201605023

國家自然科學基金資助項目(編號：51177039)。

修改稿收到日期：2015-09-02。

第一作者夏東升(1991-)，男，現(xiàn)為河海大學電力系統(tǒng)及其自動化專業(yè)在讀碩士研究生；主要從事交流電源設(shè)計、電力設(shè)備狀態(tài)監(jiān)測與故障診斷方向的研究。