集成電路BCD工藝平臺中Double Resurf技術(shù)概述

慈朋亮

【摘要】 BCD工藝是一種先進的單片集成工藝技術(shù)，把雙極器件和CMOS器件同時制作在同一芯片上。它綜合了雙極器件高跨導(dǎo)、強負載驅(qū)動能力和CMOS集成度高、低功耗的優(yōu)點，使其互相取長補短，發(fā)揮各自的優(yōu)點。更為重要的是，它集成了DMOS功率器件，DMOS可以在開關(guān)模式下工作，功耗極低。不需要昂貴的封裝和冷卻系統(tǒng)就可以將大功率傳遞給負載。低功耗是BCD工藝的一個主要優(yōu)點之一。本篇文章對高性能LDMOS開發(fā)中的Double Resurf技術(shù)進行了簡要闡述。

【關(guān)鍵詞】 電源管理 LDMOS 集成電路

BCD工藝是電源管理、顯示驅(qū)動、汽車電子等IC制造工藝的上佳選擇。整合過的BCD工藝制程，可大幅降低功率耗損，提高系統(tǒng)性能，節(jié)省電路的封裝費用，并具有更好的可靠性，也給了此類工藝的芯片電路在設(shè)計時更多的選擇空間。 BCD工藝技術(shù)的發(fā)展不像標準CMOS工藝那樣，一直遵循Moore定律向更小線寬、更快的速度方向發(fā)展。BCD工藝朝著三個方向分化發(fā)展：高壓、高功率、高密度。其中高密度BCD主要的電壓范圍是5～50V，一些汽車電子應(yīng)用會到70V。在此應(yīng)用領(lǐng)域，BCD技術(shù)將集成越來越復(fù)雜的功能，今天，有的產(chǎn)品甚至集成了非揮發(fā)性存儲器。

由于BCD工藝中器件種類多，必須做到高壓器件和低壓器件的兼容；雙極工藝和CMOS工藝的相兼容，尤其是要選擇合適的隔離技術(shù)；為控制制造成本，必須考慮光刻版的兼容性。考慮到器件各區(qū)的特殊要求，為減少工藝制造用的光刻版，應(yīng)盡量使同種摻雜能兼容進行。因此，需要精確的工藝模擬和巧妙的器件設(shè)計。

功率輸出級DMOS管是此類電路的核心，往往占據(jù)整個芯片面積的1/2～2/3，它是整個集成電路的關(guān)鍵。DMOS器件是由成百上千的單一結(jié)構(gòu)的DMOS 單元所組成的。這些單元的數(shù)目是根據(jù)一個芯片所需要的驅(qū)動能力所決定的，DMOS的性能直接決定了芯片的驅(qū)動能力和芯片面積。對于一個由多個基本單元結(jié)構(gòu)組成的LDMOS器件，其中一個最主要的考察參數(shù)是導(dǎo)通電阻，用Rds（on）表示。導(dǎo)通電阻是指在器件工作時，從漏到源的電阻。對于 LDMOS器件應(yīng)盡可能減小導(dǎo)通電阻，就是BCD工藝流程所追求的目標。當(dāng)導(dǎo)通電阻很小時，器件就會提供一個很好的開關(guān)特性，因為漏源之間小的導(dǎo)通電阻，會有較大的輸出電流，從而可以具有更強的驅(qū)動能力。因此，高功率 BCD 工藝發(fā)展并不著重于減小工藝的特征尺寸，重點是如何降低控制電路的成本，優(yōu)化DMOS 器件的結(jié)構(gòu)，提高其擊穿電壓，并降低導(dǎo)通電阻。

對LDMOS而言，外延層的厚度、隔離結(jié)構(gòu)、漂移區(qū)的摻雜濃度、漂移區(qū)的長度是其最重要的特性參數(shù)。我們可以通過增加漂移區(qū)的長度和減小漂移區(qū)的摻雜濃度以提高擊穿電壓，但是這會增加芯片面積和導(dǎo)通電阻。高壓DMOS器件耐壓和導(dǎo)通電阻取決于漂移區(qū)的濃度、外延層厚度及漂移區(qū)長度的折中選擇。

因為耐壓和導(dǎo)通阻抗對于外延層的濃度和厚度的要求是矛盾的。高的擊穿電壓要求厚的輕摻雜和長的漂移區(qū)，而低的導(dǎo)通電阻則要求薄的重摻雜和短的漂移區(qū)，因此必須選擇最佳外延參數(shù)和漂移區(qū)長度，以便在滿足一定的源漏擊穿電壓的前提下，得到最小的導(dǎo)通電阻。

為解決這一問題，需要在器件設(shè)計中引入Double RESURF技術(shù)，RESURF（ REduced SURface Field）技術(shù)是設(shè)計橫向功率器件的關(guān)鍵技術(shù)之一。Double RESURF 技術(shù)在提高器件反向耐壓的情況下，可使器件導(dǎo)通電阻明顯地降低。

在0.18um制程的BCD工藝中，隔離結(jié)構(gòu)由LOCOS（局部場氧隔離） STI（淺槽隔離），一定程度上限制了導(dǎo)通電阻和擊穿電壓的優(yōu)化，一種新型的LDMOS器件結(jié)構(gòu)和工藝技術(shù)，實現(xiàn)超低的導(dǎo)通電阻并且漏端對襯底完全隔離的LDMOS。通過在LDMOS漂移區(qū)上做一層優(yōu)化的超淺槽隔離，同時在漂移區(qū)內(nèi)進行高能P型注入，在N型漂移區(qū)注入層下方形成一層P型層，引入并實現(xiàn)了RESURF技術(shù)和漏端隔離技術(shù)，進一步降低了導(dǎo)通電阻。

高性能LDMOS器件研究是功率集成電路電路的核心，與已有的探索性研究成果相比，其創(chuàng)新之處在于：

1、高均勻性、低缺陷密度的外延工藝：在要求40V以上擊穿電壓的情況下，同時要求外延層與P型體區(qū)相連接起到漏端隔離的作用，則必須要求外延為均勻的P型摻雜且晶格缺陷密度必須很低；

2、均勻 P 降場層Double RESURF技術(shù)：漂移區(qū)和 P 降場層的電荷平衡問題是 Double RESURF 器件研究的關(guān)鍵，只有當(dāng)兩者劑量相匹配時才能滿足 RESURF 原理，才可獲得較好的器件性能。本課題采用器件仿真模擬深入分析漂移區(qū)濃度、長度和 P 降場層濃度、長度與均勻 P 降場層 Double RESURF LDMOS 擊穿電壓和導(dǎo)通電阻的關(guān)系。

3、超淺溝槽隔離結(jié)構(gòu)（USTI）： 這個STI深度相對常規(guī)STI（淺槽隔離）工藝較淺，側(cè)壁角度也進行了優(yōu)化，用于實現(xiàn)漂移區(qū)的場板隔離結(jié)構(gòu)，并研究了這層USTI的深度優(yōu)化值以及側(cè)壁刻蝕角度的優(yōu)化值，得到最佳的耐壓與導(dǎo)通電阻的匹配。

4、表面場氧隔離與金屬場板結(jié)合：為進一步降低導(dǎo)通電阻，采取淀積表面氧化層作為隔離結(jié)構(gòu)。金屬場板使器件表面電場分布更加均勻，從而提高器件擊穿電壓；而表面場氧隔離給電流提供了平行的導(dǎo)電通路，使器件比導(dǎo)通電阻只有傳統(tǒng) Double RESURF LDMOS 的2/3。

5、版圖優(yōu)化：該LDMOS的版圖設(shè)計為跑道型結(jié)構(gòu)，同時為了降低指尖狀源極和指尖狀漏極的曲率效應(yīng)。

由于BCD集成電路在各個領(lǐng)域有廣泛的用途，國外在這方面做了深入的研究，高性能LDMOS取得很大發(fā)展，但是國內(nèi)對于這方面的研究還處于起步階段，無論是電氣參數(shù)，還是可靠性等級，基于高性能LDMOS器件的高壓集成電路的研究水平方面均呈明顯的劣勢。因此，研究和設(shè)計用于功率集成電路的高性能LDMOS有助于彌補我國在這方面的空缺，促進我國電子行業(yè)的發(fā)展。

參 考 文 獻

[1] 楊銀堂， 朱海剛. BCD 集成電路技術(shù)的研究與進展[J]. 微電子學(xué).2006， 36（3）： 315-319.

[2] 劉汝剛，劉佳，王樹振. BCD 智能功率集成技術(shù)簡述[J]. 微處理機. 2012， 1： 20-22.