王宇星，吳　金

?

基于反饋控制的高階溫度補(bǔ)償帶隙基準(zhǔn)電路

王宇星1，吳金2

（1.無(wú)錫科技職業(yè)學(xué)院，江蘇無(wú)錫 214028；2.東南大學(xué)無(wú)錫分校，江蘇無(wú)錫 214135）

提出了一種溫度系數(shù)可配置的高階非線性帶隙基準(zhǔn)補(bǔ)償技術(shù)。利用偏置支路實(shí)現(xiàn)閉環(huán)負(fù)反饋，在提高PSRR的同時(shí)，控制電路內(nèi)部管子的直流工作點(diǎn)對(duì)基準(zhǔn)電路進(jìn)行非線性高階溫度補(bǔ)償。通過(guò)優(yōu)化電路參數(shù)設(shè)計(jì)，進(jìn)一步改善了溫度系數(shù)并且提高了整個(gè)電路的工藝穩(wěn)定性?；贑SMC 0.5 μm CMOS工藝的仿真結(jié)果表明，在-55～125℃溫度范圍內(nèi)兩種模式基準(zhǔn)電壓溫度系數(shù)為1.24×10-6/℃和2.841×10-6/℃，并具有非常好的工藝穩(wěn)定性。在低頻范圍內(nèi)平均電源抑制比達(dá)到46.3dB和70.6dB以上。

帶隙基準(zhǔn)；溫度系數(shù)；電源抑制比；工藝穩(wěn)定性

1　引言

SOC系統(tǒng)集成對(duì)帶隙電壓基準(zhǔn)IP電路提出了越來(lái)越高的要求。帶隙基準(zhǔn)就進(jìn)行補(bǔ)償和具有正負(fù)溫度系數(shù)的電學(xué)量而言，可以分為電流模式帶隙電壓基準(zhǔn)源［2］和電壓模式帶隙電壓基準(zhǔn)源［3］。現(xiàn)有的電壓模帶隙基準(zhǔn)基于△VBE正溫度系數(shù)（PTAT）電壓與VBE負(fù)溫度系數(shù)（IPTAT）線性補(bǔ)償?shù)脑恚?～3］，一階線性補(bǔ)償后仍殘留一定的溫度系數(shù)，典型的溫度系數(shù)為7×10-6/℃以上［4～6］，PSRR在33 dB左右，同時(shí)由于電路中電流鏡失配造成PSRR指標(biāo)難以提高。

本文設(shè)計(jì)一種負(fù)反饋偏置控制的帶隙基準(zhǔn)電路，通過(guò)基于W/L失配控制的參數(shù)設(shè)計(jì)，提出了一種基于電路工作狀態(tài)點(diǎn)控制的溫度系數(shù)補(bǔ)償方法，實(shí)現(xiàn)了高階溫度補(bǔ)償特性，在保持較高電源抑制比（PSRR）的基礎(chǔ)上進(jìn)一步提高了電路工藝實(shí)現(xiàn)的健壯性。以上結(jié)構(gòu)對(duì)電壓模和電流模帶隙基準(zhǔn)均能適用，滿足了更廣范圍下對(duì)高性能基準(zhǔn)的應(yīng)用需要。

2　典型帶隙電壓基準(zhǔn)電路

利用正負(fù)溫度系數(shù)補(bǔ)償原理實(shí)現(xiàn)的電壓模帶隙電壓基準(zhǔn)，其電路原型結(jié)構(gòu)如圖1所示。

圖1　典型電壓模帶隙電壓基準(zhǔn)

圖1中N為Q2與Q1管發(fā)射區(qū)面積之比，偏置支路中由電流鏡的匹配控制得到A、B兩點(diǎn)電位相等，在匹配電流嚴(yán)格相等的條件下，形成△VBE=VTlnN的經(jīng)典PTAT偏置，由△VBE/R0定義的支路電流通過(guò)PMOS電流鏡線性傳遞到輸出支路，再經(jīng)電阻RREF還原為PTAT電壓，最后與負(fù)溫度系數(shù)VBE電壓串聯(lián)疊加后得到基準(zhǔn)輸出，即：

通過(guò)調(diào)節(jié)N和RREF/R0電阻比值，控制正負(fù)溫度系數(shù)近似相等，得到的基準(zhǔn)溫度系數(shù)為12×10-6/℃。由于非可控失配與非線性殘余溫度量的影響，一階線性補(bǔ)償基準(zhǔn)的溫度系數(shù)難以有效提高；同時(shí)PSRR僅為22 dB，若PMOS電流鏡采用Cascode結(jié)構(gòu)，PSRR提高到43 dB，但基準(zhǔn)受電源噪聲擾動(dòng)的影響仍然較大。

電路中在A、B兩點(diǎn)分別增加到GND的兩個(gè)相同的并聯(lián)電阻R1a=R1b，并在輸出支路將Diode二極管去除只保留純電阻輸出，得到的電流模帶隙基準(zhǔn)突破了1.2 V固定輸出的限制，可在較寬范圍內(nèi)變化，通過(guò)電阻分壓實(shí)現(xiàn)多值基準(zhǔn)輸出的應(yīng)用。

電流模與電壓模基準(zhǔn)在溫度系數(shù)補(bǔ)償?shù)脑砩媳举|(zhì)相同，兩者具有近似相當(dāng)?shù)臏囟认禂?shù)，但由于具有低交流電阻的VBE電壓箝位功能在輸出級(jí)消失，電流?；鶞?zhǔn)在相同的條件下其PSRR特性進(jìn)一步退化。為保持對(duì)電源噪聲擾動(dòng)的抑制能力，改善PSRR性能，圖2給出了采用電流鏡結(jié)構(gòu)實(shí)現(xiàn)電流匹配控制的電流模帶隙基準(zhǔn)電路，其輸出為：

式中K為輸出電流鏡線性傳輸系數(shù)?！鱒BE/R0的PTAT電流VBE/R1a的CTAT（Complementary PTAT）電流耦合在一起通過(guò)PMOS電流鏡傳輸?shù)捷敵黾?jí)，通過(guò)電阻R3轉(zhuǎn)化為基準(zhǔn)輸出電壓。電流?；鶞?zhǔn)電路因輸出支路僅含電阻負(fù)載，通過(guò)電阻分壓可獲得多值基準(zhǔn)輸出，彌補(bǔ)了電壓模基準(zhǔn)的不足。但是由于兩種特性電流在電流鏡中耦合使得電流鏡的匹配難度較大，所以電流易失配，對(duì)基準(zhǔn)輸出電壓產(chǎn)生較大影響。

圖2　典型電流模帶隙電壓基準(zhǔn)

3　反饋控制的帶隙基準(zhǔn)電路實(shí)現(xiàn)

3.1電路結(jié)構(gòu)

為避免以上兩種結(jié)構(gòu)各自存在的缺陷，同時(shí)結(jié)合兩種控制結(jié)構(gòu)獨(dú)特的優(yōu)點(diǎn)，可采用如圖3和圖4所示的一種基于內(nèi)部反饋環(huán)路控制的三路偏置結(jié)構(gòu)，環(huán)路采用閉環(huán)反饋控制，避免了其隨機(jī)失調(diào)難以控制的缺點(diǎn)，又顯著提高了偏置電路的匹配和穩(wěn)定性。應(yīng)用于電壓或電流?；鶞?zhǔn)中，將有效改善電路的整體性能。

圖3的電流?；鶞?zhǔn)電路結(jié)構(gòu)中，低壓PMOS Cascode電流鏡的高輸出阻抗有利于改善PSRR特性；同時(shí)由PM7→NM3→NM1→PM4→PM7構(gòu)成的閉環(huán)負(fù)反饋環(huán)路，可進(jìn)一步抑制包括電源VDD噪聲在內(nèi)的各種擾動(dòng)；利用PM7與PM4兩同類型PMOS管VGS的箝位作用，得到VC0=VC1，兩路電流鏡支路的電流匹配特性得到保障。即使在電流模結(jié)構(gòu)下，1.2 V基準(zhǔn)所具有的PSRR其仿真結(jié)果達(dá)到87.6 dB，同時(shí)基準(zhǔn)輸出在不同工藝角下的最大偏差僅為26%，工藝健壯性得到有效保障。

圖3　電流?；鶞?zhǔn)電路結(jié)構(gòu)

實(shí)際上，電路內(nèi)部還存在一條由PM7→NM3→NM0→PM7組成的正反饋環(huán)路，使得電路具有一定的自啟動(dòng)能力。電路結(jié)構(gòu)中應(yīng)使負(fù)反饋環(huán)路比正反饋環(huán)路具有更高的增益，以確保平衡條件下系統(tǒng)的穩(wěn)定。由基準(zhǔn)核心電路與自偏置回路共同構(gòu)成一個(gè)環(huán)路控制結(jié)構(gòu)。這種控制結(jié)構(gòu)類似于運(yùn)算放大器的作用，回路能有效提高整個(gè)基準(zhǔn)電路PSRR。

圖4　電壓?；鶞?zhǔn)電路結(jié)構(gòu)

圖4為同樣原理應(yīng)用在電壓?；鶞?zhǔn)電路結(jié)構(gòu)中，同時(shí)采用分段高階補(bǔ)償來(lái)提高電路精度。Mn管并聯(lián)在電阻Rn端，柵電位接基準(zhǔn)或近似基準(zhǔn)輸出，選擇其源端合適的電位使該管從低溫段開(kāi)始導(dǎo)通。由于低溫起點(diǎn)的補(bǔ)償在高溫區(qū)同樣起作用，因此必須協(xié)同配置補(bǔ)償起始點(diǎn)，補(bǔ)償量的大小以及一階非對(duì)稱補(bǔ)償曲線的變化特性。由于VGSN的正溫度特性與VTN的負(fù)溫度特性，使得Mn管有效驅(qū)動(dòng)電壓呈正溫度特性并占主導(dǎo)作用，Mn管電流導(dǎo)通后隨溫度上升而增加，流過(guò)Rn電阻電流的正溫度系數(shù)減小而負(fù)溫度系數(shù)增加，輸出負(fù)溫度特性加強(qiáng)，形成第一個(gè)極高峰值點(diǎn)。同時(shí)由于補(bǔ)償管并聯(lián)的分流作用，輸出電壓值降低，二階補(bǔ)償特性。由于Mn管柵壓VGN及其溫度特性在一定范圍內(nèi)可自由配置，當(dāng)VGN下降到低于基準(zhǔn)電壓時(shí)，VGN負(fù)溫度系數(shù)增加，Mn管電流的正溫度系數(shù)下降，從而抑制了輸出電壓的降低。這意味著可通過(guò)配置VGSN電壓選擇合適的補(bǔ)償起始點(diǎn)及其溫度系數(shù)得到所需的二階補(bǔ)償特性，當(dāng)補(bǔ)償設(shè)定后，Mn管的溫度負(fù)反饋控制更有利于溫度特性的穩(wěn)定。

在實(shí)際調(diào)制電路中，輸出支路電流的大小會(huì)影響該支路三極管EB結(jié)的溫度特性，因此，在優(yōu)化電壓模結(jié)構(gòu)時(shí)，要綜合輸出支路電流大小、補(bǔ)償電流大小，以及基于降低電流失配參數(shù)設(shè)計(jì)這三方面優(yōu)化考慮。

3.2高階溫度補(bǔ)償原理

根據(jù)VBE的非線性溫度特性［2］：

式中VG0為0 K下硅材料的帶隙電壓，典型值為1.205 V，常溫T0=300 K，γ、α分別為與三極管基區(qū)空穴遷移率和集電極電流指數(shù)溫度系數(shù)相關(guān)的系數(shù)。帶隙電壓VG（T）的非線性溫度系數(shù)可表示為［2］：

式中TC1（VG）=?VG/?T、TC2（VG）=?2VG/?T2分別為VG（T）的一階與二階溫度系數(shù)，以上溫度系數(shù)經(jīng)計(jì)算均小于0的負(fù)溫度系數(shù)?？紤]到實(shí)際電路中Q0與Q1支路的電流失配，輸出PTAT電壓修正為：

式中m為電阻比與輸出電流鏡傳輸系數(shù)決定的比例常數(shù)，常溫下熱電壓VT=KT/q=26 mV，K=IC1/IC0。當(dāng)支路電流IC0（T）相對(duì)IC1（T）存在微小的失配△I（T）時(shí)，即IC0（T）/IC1（T）=1-△I（T）/IC1（T）。根據(jù)x→0時(shí)ln（1-x）≈x的近似關(guān)系，有：

顯然，lnK為PTAT電壓中引入的非線性失調(diào)量。利用VPTAT中正的線性溫度系數(shù)項(xiàng)補(bǔ)償VBE中的負(fù)溫度系數(shù)線性項(xiàng)，得到的一階線性補(bǔ)償基準(zhǔn)中將僅存留VG的高階負(fù)溫度系數(shù)項(xiàng)、VBE中殘留的非線性溫度項(xiàng)VT（γ-α）ln（T/T0）、VPTAT中的lnK失調(diào)項(xiàng)，即：

如果控制上式中非線性失調(diào)項(xiàng)lnK的極性及大小以補(bǔ)償基準(zhǔn)中殘余的高階溫度系數(shù)量，將可實(shí)現(xiàn)高階溫度系數(shù)的補(bǔ)償效果。

3.3溫度系數(shù)優(yōu)化

VPTAT中的失調(diào)補(bǔ)償量lnK應(yīng)與高階非線性剩余溫度系數(shù)量相匹配，非線性失調(diào)在整個(gè)溫區(qū)內(nèi)的非均勻補(bǔ)償作用，要求一階補(bǔ)償?shù)姆菍?duì)稱溫度特性與之互補(bǔ)匹配，以使基于失配控制的高階補(bǔ)償后恢復(fù)溫度曲線對(duì)稱分布，最終得到最低的溫度系數(shù)。

（1）（γ-α）VTln（T/T0）項(xiàng)中，γ=4-n，n為PN結(jié)發(fā)射區(qū)中載流子遷移率的溫度指數(shù)系數(shù)，與襯底濃度及發(fā)射區(qū)濃度有關(guān)，變化范圍為0.8～2，輕摻雜下n值較高。由于α=1-αR=1-TCRT0，其中TCR為電阻的一階溫度系數(shù)。對(duì)于正溫度系數(shù)電阻，TCR＜0，電阻指數(shù)溫度系數(shù)α＜0，γ-a＞0；只有TCR＜0的負(fù)溫度電阻值才能有效提高α數(shù)值。對(duì)于負(fù)溫度系數(shù)電阻，由于γmin≈2，只有在αR＜-1時(shí)，才有可能實(shí)現(xiàn)γ-a＜0，當(dāng)γ提高或αR負(fù)溫度系數(shù)不足時(shí)，只能出現(xiàn)γ-a＞0的狀態(tài)。因此，采用負(fù)溫度系數(shù)較高的多晶電阻以減小γ-a值，能在一定程度上降低一階補(bǔ)償電壓基準(zhǔn)中殘余的非線性溫度系數(shù)。由于無(wú)法通過(guò)γ-a=0的控制方式徹底消除以上非線性溫度系數(shù)，只有利用失配的高階補(bǔ)償控制。

（2）對(duì)于帶隙電壓VG的非線性負(fù)溫度系數(shù)來(lái)說(shuō)，一階和二階負(fù)溫度系數(shù)為：

式中λ=0.473 mV/K，參考溫度Ta=638 K。表1給出了-55～125℃全溫區(qū)范圍內(nèi)VG（T）一階與兩階負(fù)溫度系數(shù)的計(jì)算結(jié)果。TC1（VG）近似具有常系數(shù)性質(zhì)，可參與一階線性補(bǔ)償；而TC2（VG）的數(shù)值則隨溫度增加而下降，成為高階非線性補(bǔ)償?shù)膶?duì)象。

A中非線性溫度項(xiàng)在高低溫區(qū)下的溫度系數(shù)極性不同，低溫區(qū)為正溫度系數(shù)，進(jìn)入高溫區(qū)域則轉(zhuǎn)變?yōu)樨?fù)溫度系數(shù)。非對(duì)稱一階補(bǔ)償適當(dāng)增加負(fù)溫度系數(shù)量，可進(jìn)一步補(bǔ)償A中非線性項(xiàng)在低溫區(qū)內(nèi)的正溫度系數(shù)，使低溫區(qū)溫度系數(shù)降低；而在高溫區(qū)內(nèi)A中的非線性負(fù)溫度系數(shù)與VG（T）的負(fù)溫度系數(shù)均可利用非線性失配電流的正溫度系數(shù)進(jìn)行補(bǔ)償，降低高溫區(qū)溫度系數(shù)，最終實(shí)現(xiàn)在全溫區(qū)范圍內(nèi)基準(zhǔn)溫度系數(shù)的高階補(bǔ)償特性。

表1　Vg（T）的兩階非線性溫度系數(shù)表

以上理論分析表明，通常條件下電流鏡失配對(duì)高精度基準(zhǔn)產(chǎn)生不良影響，但在電流鏡失配數(shù)值與極性精確可控的條件下，工作點(diǎn)失配產(chǎn)生的非線性電流量可成為實(shí)現(xiàn)高階補(bǔ)償控制的有效方法。

根據(jù)Pelgrom簡(jiǎn)化模型［7］，在MOS管面積不變的條件下，通過(guò)增加MOS管的有效面積可有效控制失配大??；此外，將電流鏡中的一個(gè)MOS管分裂為若干相同子單元的并聯(lián)實(shí)現(xiàn)方式，同樣有助于控制電流鏡的自身失配水平［8］。在由電流方程推導(dǎo)出的電流鏡偏差公式中［1,7,8］，電流相同時(shí)W和L的選取應(yīng)優(yōu)化其過(guò)驅(qū)動(dòng)電壓，以此提高電流鏡的電流匹配精度。電路參數(shù)的優(yōu)化選取可以控制匹配精度，同樣也能控制失配的精度。

參數(shù)設(shè)計(jì)優(yōu)化中，NM0與NM1、NM3與NM2的寬長(zhǎng)比分別相同；PMOS電流鏡中的PM0～PM2以及PM3～PM5的寬長(zhǎng)比分別相同；為避免短溝道效應(yīng)，可將電流鏡MOS管的溝道長(zhǎng)度取為工藝最小特征尺寸的4倍；三極管Q0、Q1、Q2、Q3的面積之比為8∶1∶1∶1。進(jìn)一步調(diào)節(jié)電阻R1以及PM6管寬長(zhǎng)比，即可有效降低輸出電壓的溫度系數(shù)。當(dāng)PM6管寬長(zhǎng)比增大時(shí)，PM3～PM5管漏極電位升高，當(dāng)進(jìn)入線性區(qū)臨界點(diǎn)后將使Cascode電流鏡輸出阻抗降低，導(dǎo)致PSRR性能退化。因此，輸出基準(zhǔn)的PSRR特性與溫度系數(shù)之間存在一定的制約關(guān)系。表2、3給出了電路主要參數(shù)經(jīng)迭代調(diào)整后最終的優(yōu)化設(shè)計(jì)值，在此條件下，基準(zhǔn)溫度系數(shù)和直流低頻PSRR均得到顯著的改善和提高。

表2　電流?；鶞?zhǔn)設(shè)計(jì)參數(shù)

表3　電壓?；鶞?zhǔn)設(shè)計(jì)參數(shù)

4　系統(tǒng)驗(yàn)證及分析

采用CSMC 0.5 μm CMOS工藝并基于Cadence Spectre仿真環(huán)境，對(duì)以上改進(jìn)電路的輸出基準(zhǔn)特性進(jìn)行了全面驗(yàn)證。設(shè)置輸出電阻比例，可以得到任意低值的輸出基準(zhǔn)電壓。仿真選擇的3種基準(zhǔn)輸出電壓分別為120 mV、1 V和1.25 V。

4.1基準(zhǔn)的線性電源調(diào)節(jié)及PSRR特性

圖5分別給出了兩種模式電路在給定的電源電壓VDD范圍內(nèi)電流模三路輸出基準(zhǔn)的線性電壓調(diào)節(jié)特性以及動(dòng)態(tài)PSRR特性。圖6（a）電流?；鶞?zhǔn)的最小工作電壓為2.1 V，在電源電壓線性變化范圍內(nèi)的基準(zhǔn)變化量?jī)H為0.2 mV，其PSRR絕對(duì)值為46.3 dB。圖6（b）電壓?；鶞?zhǔn)電壓源在低頻100 Hz時(shí)的電源抑制達(dá)到了-70.6 dB，10 kHz時(shí)為-63.36 dB。

圖5　輸出基準(zhǔn)的電源線性調(diào)節(jié)特性

基于反饋控制的高階補(bǔ)償電路存在溫度系數(shù)與PSRR的相互制約關(guān)系。圖7給出了電流?；鶞?zhǔn)TT典型工藝條件下不同溫度系數(shù)與PSRR性能的關(guān)系數(shù)據(jù)，以其中的120 mV基準(zhǔn)輸出為例，當(dāng)溫度系數(shù)調(diào)節(jié)到最低的1.24×10-6/℃時(shí)，VREF波動(dòng)為0.846 mV，PSRR大于66 dB，當(dāng)溫度系數(shù)增大到6.8×10-6/℃時(shí)，VREF波動(dòng)降為0.05 mV，PSRR提高到99.7 dB。這表明，當(dāng)用于高階補(bǔ)償?shù)氖淞吭龃髸r(shí)，雖然溫度特性得到改善，但引起PSRR特性的下降，兩者之間需要適當(dāng)折中平衡。

圖6　電流模輸出基準(zhǔn)的PSRR特性

圖7　輸出電壓溫度系數(shù)與PSRR特性的關(guān)系曲線

4.2基準(zhǔn)電壓溫度系數(shù)特性

各種高階補(bǔ)償基準(zhǔn)在TT工藝條件均能獲得近似完美的補(bǔ)償效果，在-55～125℃溫度范圍內(nèi)，圖8給出了VREF=120 mV輸出電壓的溫度特性曲線。

圖8　VREF溫度特性曲線

在已有的各類高階補(bǔ)償結(jié)構(gòu)中，均無(wú)法克服工藝漂移對(duì)系統(tǒng)性能的嚴(yán)重影響，基準(zhǔn)溫度系數(shù)的最大漂移達(dá)到數(shù)十倍之巨，其性能和工藝穩(wěn)定性甚至還不如相應(yīng)的一階線性補(bǔ)償基準(zhǔn)，嚴(yán)重限制了高階補(bǔ)償技術(shù)的應(yīng)用。

由于采用內(nèi)部負(fù)反饋及基于匹配狀態(tài)的控制，論文提出的電路本質(zhì)為以一階補(bǔ)償結(jié)構(gòu)性質(zhì)以獲得高階補(bǔ)償?shù)男Ч虼斯に嚱研韵鄬?duì)于其他類型的高階補(bǔ)償結(jié)構(gòu)得到明顯的提高。圖8（a）在給定的-55～125℃全溫區(qū)范圍內(nèi)，對(duì)TT、SS、SF、FS、FF 5種典型工藝角下的基準(zhǔn)溫度特性進(jìn)行的仿真驗(yàn)證，其溫度系數(shù)分別為1.24×10-6/℃、8.61×10-6/℃、8.48×10-6/℃、5.07× 10-6/℃和12.6×10-6/℃，最大工藝漂移下的溫度系數(shù)變化可控制在10倍以內(nèi)。圖8（b）TT模型下補(bǔ)償后輸出電壓的紋波幅度僅為0.6061 mV，輸出精度值為2.841×10-6/℃，溫度系數(shù)減小很多。

綜上所述，控制電路結(jié)構(gòu)的失配量可實(shí)現(xiàn)補(bǔ)償性質(zhì)在一級(jí)到兩階之間的變化，當(dāng)電路性質(zhì)向一階補(bǔ)償轉(zhuǎn)化時(shí)，雖然溫度系數(shù)略有損失，卻換來(lái)PSRR和工藝健壯性的大幅度提升。由此，根據(jù)實(shí)際應(yīng)用需求，合理選擇失配控制，能夠有效改善基準(zhǔn)電路的總體綜合性能，有效提升可調(diào)節(jié)高階補(bǔ)償基準(zhǔn)的實(shí)用價(jià)值。

5　結(jié)論

基于 CSMC 0.5 μm CMOS工藝的 Cadence Spectre仿真結(jié)果，驗(yàn)證了電路性能符合理論預(yù)期。表4給出了文中設(shè)計(jì)電路與相關(guān)文獻(xiàn)電壓基準(zhǔn)源的比較。同樣的溫度系數(shù)下，本文中的PSRR比文獻(xiàn)［6］中提出的電路在相同的輸出電壓和溫度系數(shù)下PSRR要高20 dB以上；在同樣的溫度范圍內(nèi)最優(yōu)溫度系數(shù)可降低5×10-6/℃以上，而與文獻(xiàn)［4］提出的高階補(bǔ)償結(jié)構(gòu)相比，本文提出的電路結(jié)構(gòu)更為簡(jiǎn)單，并且溫度系數(shù)同比降低了8.7×10-6/℃。

表4　本電路電流模基準(zhǔn)與相關(guān)文獻(xiàn)電壓基準(zhǔn)源性能比較

本文提出的基于電路工作狀態(tài)控制的帶隙基準(zhǔn)高階溫度補(bǔ)償方法，可實(shí)現(xiàn)極低的溫度系數(shù)，達(dá)到高階補(bǔ)償?shù)哪康?；同時(shí)狀態(tài)控制電路可以不僅在穩(wěn)態(tài)時(shí)提供閉環(huán)負(fù)反饋，極大地提高了輸出基準(zhǔn)電壓的PSRR特性，而且使得電路具有自啟動(dòng)能力。該電路結(jié)構(gòu)能夠根據(jù)應(yīng)用的不同在一定范圍內(nèi)靈活配置基準(zhǔn)電壓的大小，實(shí)現(xiàn)多路輸出。通過(guò)失配參數(shù)的精確控制，基準(zhǔn)的溫度系數(shù)、PSRR和工藝健壯性等綜合性能能夠得到較好的平衡，電路綜合性能明顯改善。

［1］Paul R Gray,Paul J Hurst,Stephen H Lewis.ANALYSIS AND DESIGN OF ANANLOG INTEGRATED CIRCUITS［M］.Fourth Edition,BeiJing：High Education Press,2005：317-327.

［2］Yan Li,Jin Wu,Zhiqi Huang.A Sub-1ppm/℃high-order curvature-compensatedbandgapreference［J］.IEEEAPCCAS, Nov.30,2008 Page（s）：1204-1207.

［3］Leung K N,Mok K T.A sub-1-V 15ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage device［J］.IEEE J Solid-State Circuits,2002,37（4）：526-530.

［4］De Vita,G,and Iannaccone,G.A sub-1-V,10 ppm/8℃, nanopowervoltagereferencegenerator［J］.IEEEJ Solid-State Circuits,2007,42（7）：1536-1542.

［5］Huang shizhen,Lin Wei,Chen Wangsheng.A Design of HighPSRRCMOSVoltageReferenceBasedon Subthreshold MOSFETs［J］.IEEE Conference on Industrial Electronics and Applications,June 2008.

［6］Dongfang Cheng,Xiaohui Li,Jue Zhang.A Dual-Output Voltage Reference for High-Accuracy Pipelined ADC［J］. IEEE,ICEPT-HDP,2008.

［7］M J M Pelgrom,A C J Duinmaiger,A P G Welbers. Matching properties of MOS transistors for precision analog design［J］.IEEE J Solid-State Circuits,1989,24：1433-1439.

［8］Patrick G Drennan,Colin C McAndrew.Understanding MOSFETMismatchforAnalogDesign［J］.IEEEJ Solid-State Circuits,2003,38.

A High Order Temperature Compensation Bandgap Voltage Reference Based on the Feedback Controlling

WANG Yuxing1,WU Jin2
（1.Wuxi College of science and technology，Wuxi 214028，China；2.Southeast University WuXi Campus，Wuxi 214135，China）

A new nonlinear temperature-compensation method which can reduce the temperature coefficient effectively by controlling the DC operating points of the critical nodes in circuits has been proposed in this paper.Based on this method,the tempreture-coefficient of the BGR circuit can be configured.Using negative feedback loop improve the PSRR and optimization method of the parameters further to improve the temperature coefficient and reduce the process sensibility of the whole voltage reference circuits.Simulated in CSMC0.5μm HVCMOSprocess,ithasa temperature coefficientinthe-55℃to 125℃range of 1.24×10-6/℃and 2.841×10-6/℃ at TT corner,also the temperature coefficient has smaller changes variers from other different corners.At low frequncy range its average PSRR value is higer than 46.3 dB and 70.6 dB.

bandgap reference；temperature coefficient；PSRR；process stability

TN402

A

1681-1070（2016）09-0018-06

王宇星（1980—），女，江蘇無(wú)錫人，東南大學(xué)碩士，講師，研究方向?yàn)閿?shù)?；旌螴C設(shè)計(jì)。

2016-5-19