吉林大學(xué)珠海學(xué)院 蔣本福 尹雪梅 李 嘉

低功耗SoC系統(tǒng)的高精度帶隙基準(zhǔn)

吉林大學(xué)珠海學(xué)院 蔣本福 尹雪梅 李 嘉

本文設(shè)計(jì)了一種低功耗帶隙基準(zhǔn)電路，電路在1.2V電壓下能正常輸出電壓0.865V。采用CSMC 0.18μm的標(biāo)準(zhǔn) CMOS工藝，使用華大九天Aether軟件驗(yàn)證平臺(tái)，仿真結(jié)果如下：在tt工藝角下電路啟動(dòng)時(shí)間為7.88 us，穩(wěn)定輸出基準(zhǔn)電壓vref為865 mV；當(dāng)電源電壓為1.2V時(shí)，tt工藝角下電路的總電流為250.428nA，功耗為300.514nW；當(dāng)溫度在-40℃-125℃時(shí)，tt工藝角下基準(zhǔn)電壓vref的溫度系數(shù)為28.236ppm/℃；電路工作電源電壓范圍為1 V-3 V， tt工藝角下基準(zhǔn)電壓的線性度為6.6ppm/V；在1Hz-1KHz帶寬范圍內(nèi)，tt工藝角下基準(zhǔn)電壓vref的電源抑制比PSRR為45.10 dB；版圖核心面積為0.00618 mm2。

基準(zhǔn)電壓；亞閾值；SOC

1.引言

隨著現(xiàn)代化科技的迅猛發(fā)展，SoC技術(shù)［1］應(yīng)用成為未來發(fā)展的趨勢(shì)。為了滿足低碳經(jīng)濟(jì)的需求，SoC朝著極低功耗和高性能的目標(biāo)前進(jìn)。因此，需要確保SoC的任何一部分功耗都要盡可能的小。而所有的這些電路中，帶隙基準(zhǔn)源不可缺少，它發(fā)揮著重要的作用。在基準(zhǔn)源中性能比較好的就是帶隙基準(zhǔn)電壓源，并且，它的準(zhǔn)確度也直接影響著D/A和A/D轉(zhuǎn)換器的精確度。因此，本文提出一款具有低壓，低功耗，溫度系數(shù)小，線性度小，電源抑制比高，面積小，成本低的芯片設(shè)計(jì)方法。

2.電路結(jié)構(gòu)分析

本次設(shè)計(jì)的帶隙基準(zhǔn)電路結(jié)構(gòu)如圖1所示，由三部分組成：?jiǎn)?dòng)電路、電流產(chǎn)生電路和有源負(fù)載電路。

圖1 電路原理圖

啟動(dòng)電路［2］由PM6、PM7、NM4、NM7四個(gè)MOS管構(gòu)成，其中NM4工作在線性區(qū)，而PM6、PM7和NM7工作在亞閾值區(qū)。在電路工作時(shí)，它提供一個(gè)啟動(dòng)電流，使電路進(jìn)入正常工作狀態(tài)，進(jìn)入正常工作狀態(tài)之后，啟動(dòng)電路就開始關(guān)斷。

電流產(chǎn)生電路由PM0、PM1、NM1、NM8、NM3、NM9和R構(gòu)成的，其中PM0、PM1工作在飽和區(qū)，NM1、NM8、NM3和NM9工作在亞閾值區(qū)。電流產(chǎn)生電路的作用是產(chǎn)生與電源無關(guān)的小電流進(jìn)入到有源負(fù)載電路。

有源負(fù)載電路是由PM2、PM4、PM5、NM0、NM10、NM2、NM5和一個(gè)高壓管M0構(gòu)成，其中PM2、PM4和PM5工作在飽和區(qū)，NM0、NM10、NM2、NM5和M0工作在亞閾值區(qū)［3］［4］［5］。高壓管NM5被用在該結(jié)構(gòu)中，它有著與其他MOS管不同的閾值電壓和溫度系數(shù)。

3.電路后仿真結(jié)果

采用CSMC 0.18um的標(biāo)準(zhǔn)CMOS工藝，華大九天Aether軟件驗(yàn)證平臺(tái)，仿真與分析如下：

3.1 不同工藝角下的啟動(dòng)電路仿真與分析

瞬態(tài)仿真，可得到基準(zhǔn)電壓vref穩(wěn)定的建立時(shí)間，如圖2所示：

圖2 基準(zhǔn)電壓vref穩(wěn)定的建立時(shí)間波形（ff tt ss）

由圖2可知，電路在不同工藝角下的啟動(dòng)時(shí)間相差不大。

3.2 不同工藝角下的電路功耗仿真與分析

如圖3所示，各工藝角下電路的總電流分別為：ff 394.45nA，tt 314.45nA，ss 258.34 nA。

圖3 瞬態(tài)仿真：電路的總電流

3.3 不同工藝角下的基準(zhǔn)電壓的線性度仿真與分析

圖4 基準(zhǔn)電壓vref隨電源電壓變化曲線 （ss tt ff）

如圖4所示，為在0V-3V工作電壓內(nèi)，三個(gè)工藝角的基準(zhǔn)電壓變化曲線。

3.4 不同工藝角下的電路溫度系數(shù)仿真與分析

（1）基準(zhǔn)電壓vref隨溫度變化曲線

溫度特性曲線如圖5所示：在-40℃～125℃范圍內(nèi)，tt工藝角下溫度系數(shù)為28.833ppm/℃；ff工藝角下溫度系數(shù)為29.198 ppm/℃； ss工藝角下溫度系數(shù)為26.679ppm/℃。

圖5 不同工藝角下基準(zhǔn)電壓vref溫度特性曲線

（2）在不同的電源電壓下：基準(zhǔn)電壓vref溫度特性曲線

圖6 在不同的電源電壓下：基準(zhǔn)電壓vref溫度特性曲線

圖7 基準(zhǔn)電壓vref的PSRR變化曲線 （ss tt ff）

如圖7所示，在頻率100Hz-1kHz范圍內(nèi)，ss、 tt、 ff三個(gè)工藝角下基準(zhǔn)電壓vref的PSRR分別為-45.09dB、 -45.55dB、 -44.12 dB。

4.版圖設(shè)計(jì)

圖8 電路整體版圖設(shè)計(jì)

5.結(jié)論

本文展示了一種低功耗、小面積、高性能的CMOS電壓基準(zhǔn)電路。電路采用CSMC 0.18um的標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)的。常溫下，當(dāng)電源電壓是1.2v時(shí)，基準(zhǔn)電壓的輸出值為0.865v，在1KHz處的電源抑制比是50dB。在此條件下，輸出電壓的溫度系數(shù)和線性度分別為28.236ppm/℃和4730ppm/V。

［1］詹瑾瑜.SoC軟/硬件協(xié)同設(shè)計(jì)方法研究［D］.電子科技大學(xué)社，2006.

［2］周潤(rùn)德，金申美譯.集成電路掩膜設(shè)計(jì)［M］.北京：清華大學(xué)出版社，2006（1）.

［3］陳貴燦等譯.模擬CMOS集成電路設(shè)計(jì)［M］.西安：西安交通大學(xué)出版社，2002（12）.