一種P/L頻段高度綜合化航空平臺(tái)的設(shè)計(jì)*

王世濤,李明兵

(1.海軍裝備部駐重慶地區(qū)軍事代表局,成都610036;2.中國(guó)西南電子技術(shù)研究所,成都610036)

一種P/L頻段高度綜合化航空平臺(tái)的設(shè)計(jì)*

王世濤1,李明兵**2

(1.海軍裝備部駐重慶地區(qū)軍事代表局,成都610036;2.中國(guó)西南電子技術(shù)研究所,成都610036)

為進(jìn)一步提升航空平臺(tái)綜合化程度,設(shè)計(jì)了一種用于航空平臺(tái)的P/L頻段功能高度綜合化硬件平臺(tái)方案。該方案通過射頻直接采集2 GHz以下的低頻射頻信號(hào),在數(shù)字域分離出探測(cè)、通信、導(dǎo)航、識(shí)別以及無源偵察等功能所需基帶I/Q信號(hào),最后通過軟件完成各種信號(hào)的功能處理,實(shí)現(xiàn)了對(duì)探測(cè)、通信、導(dǎo)航、識(shí)別以及無源偵察等功能共信道和共信號(hào)預(yù)處理的高度綜合設(shè)計(jì)。硬件實(shí)現(xiàn)驗(yàn)證了該方案能夠有效降低硬件系統(tǒng)設(shè)計(jì)的成本和復(fù)雜性,降低系統(tǒng)功耗,有力推進(jìn)了軟件無線電在航空平臺(tái)綜合化中的應(yīng)用。

P/L頻段綜合化航空電子;射頻采樣;軟件無線電硬件平臺(tái);高效預(yù)處理算法

1 引 言

從戰(zhàn)斗機(jī)的航空電子發(fā)展過程來看,綜合航空電子技術(shù)發(fā)展至今近半個(gè)世紀(jì),基本上經(jīng)歷了分散、聯(lián)合、綜合到高度綜合這四個(gè)階段[1],綜合化已成為提升航空電子系統(tǒng)性能的主要途徑之一。

1998～2012年,美國(guó)空軍實(shí)驗(yàn)室聯(lián)合波音公司和洛馬公司就機(jī)載綜合傳感器系統(tǒng)的研究闡述了數(shù)字技術(shù)對(duì)射頻綜合基礎(chǔ)架構(gòu)的巨大影響[2],隨著ADC的采樣速率的提高,整個(gè)射頻架構(gòu)變得更加簡(jiǎn)潔,同時(shí)航空平臺(tái)綜合程度也越高。

近年來,俄羅斯亦進(jìn)行了L頻段機(jī)載多功能綜合化設(shè)計(jì)[3]。采用高度綜合化硬件架構(gòu)取代目前機(jī)載平臺(tái)上眾多獨(dú)立的天線孔徑及射頻前端,將綜合推進(jìn)到天線、射頻前端及處理器,是未來機(jī)載傳感器系統(tǒng)的發(fā)展趨勢(shì)。

軟件無線電的思想是將ADC盡量靠近天線[4],系統(tǒng)功能盡量通過軟件來實(shí)現(xiàn)?；谶@種思想的硬件平臺(tái),通過寬開天線、寬開接收機(jī)、高速 ADC/ DAC,同時(shí)將多信號(hào)在后端信號(hào)處理機(jī)進(jìn)行統(tǒng)一處理,分離出各功能所需信號(hào),實(shí)現(xiàn)多功能同時(shí)工作,極大簡(jiǎn)化硬件平臺(tái)。

目前,國(guó)內(nèi)外對(duì)P/L頻段射頻信號(hào)直接射頻采樣的綜合化硬件平臺(tái)研究很少。文獻(xiàn)[5-6]對(duì)高速數(shù)據(jù)采集接口進(jìn)行了研究,然而并未開展綜合化硬件平臺(tái)研究。截至目前,尚未見國(guó)外采樣速率高達(dá)Gsample/s以上的綜合化平臺(tái)報(bào)道文獻(xiàn)。

本文設(shè)計(jì)一套高度綜合化處理硬件平臺(tái),通過高達(dá)5 GHz的高速ADC直接采樣2 GHz以下射頻信號(hào),并采用高效的預(yù)處理方法,在數(shù)字端進(jìn)行正交解調(diào),既保證了正交解調(diào)的幅相一致性,又同時(shí)分離出探測(cè)、通信、導(dǎo)航、識(shí)別以及無源偵察等傳感器所需基帶信號(hào),對(duì)新一代航空平臺(tái)綜合化具有重要的借鑒意義。

2 硬件平臺(tái)設(shè)計(jì)

本系統(tǒng)的工作原理是,使用寬頻天線接收0.5～2 GHz全頻段射頻信號(hào),在射頻前端直接對(duì)信號(hào)進(jìn)行限幅、放大、濾波,然后高速ADC直接對(duì)前端輸出射頻信號(hào)進(jìn)行射頻采樣,其后通過FPGA進(jìn)行數(shù)字下變頻等處理,提取出基帶信號(hào),最后將基帶數(shù)據(jù)通過EMIF總線交給DSP進(jìn)行后續(xù)處理。系統(tǒng)原理如圖1所示。

圖1　硬件平臺(tái)框圖Fig.1 The diagram of hardware platform

2.1 射頻前端設(shè)計(jì)

直接采樣射頻前端主要采用放大器和濾波器,其在射頻前端不需要混頻、濾波,相比傳統(tǒng)超外差接收機(jī)射頻前端電路結(jié)構(gòu)非常簡(jiǎn)單。

目前2 GHz以下低頻段覆蓋探測(cè)、通信、導(dǎo)航、識(shí)別以及無源偵察等功能,不同功能的信號(hào)帶寬以及接收機(jī)都不相同。2 GHz以下探測(cè)、通信、導(dǎo)航、識(shí)別等功能頻段主要集中在L頻段[7],同時(shí)其靈敏度要求優(yōu)于-90 dBm以上,而無源偵察功能需要覆蓋0.5～2 GHz,同時(shí)其靈敏度只要求優(yōu)于-60 dBm,因此,射頻前端需要分兩路分別進(jìn)行設(shè)計(jì),以滿足不同功能對(duì)靈敏度的需求。

如圖2所示,寬頻天線接收后的射頻信號(hào)經(jīng)過限幅器以及低噪聲放大后,通過一個(gè)低通和高通組合成的帶通濾波器,然后將射頻信號(hào)分為2路,一路為無源偵察功能接收通路,另外一路經(jīng)過一個(gè)帶通濾波器作為探測(cè)、通信、導(dǎo)航、識(shí)別等功能接收通路。

圖2　射頻前端設(shè)計(jì)Fig.2 The design of RF frontend

此外,電磁兼容設(shè)計(jì)也是射頻前端的一個(gè)重要方面。射頻前端電磁污染主要來自于系統(tǒng)內(nèi)部的高頻電路、數(shù)字控制電路和瞬變電路的電磁輻射,這些干擾源可以通過許多不同途徑進(jìn)入到受害敏感源,這些途徑主要包括導(dǎo)線與導(dǎo)線之間的耦合、電磁場(chǎng)對(duì)導(dǎo)線的耦合等。

射頻前端設(shè)計(jì)時(shí)主要采用獨(dú)立屏蔽腔體,將電磁兼容濾波器、連接器與其他電路隔離開來,電源輸入經(jīng)過電磁干擾濾波后,再經(jīng)過線性穩(wěn)壓,輸出到相應(yīng)的電路中。

2.2 采樣率的設(shè)計(jì)

探測(cè)、通信、導(dǎo)航、識(shí)別等頻段主要集中900～1 200 MHz頻段,根據(jù)低通采樣定理只需2.4 GHz采樣速率的ADC就可以解調(diào)出信號(hào)信息,工程上為保證上述功能解調(diào)質(zhì)量,一般需要按最高頻率的4倍進(jìn)行采樣,因此采樣速率需滿足4.8 GHz以上。

無源偵察功能需要偵察0.5～2 GHz射頻信號(hào)。由于無源偵察只需測(cè)量脈寬、到達(dá)時(shí)間、功率等參數(shù),工程按采樣速率最高頻率的2.5倍以上就可以測(cè)量出上述參數(shù),因此,采樣速率優(yōu)于5 GHz即可。

如3所示,對(duì)采樣頻率fs進(jìn)行選擇時(shí),除考慮滿足功能要求外,還需要考慮抗混迭濾波器的可實(shí)現(xiàn)性。采樣速率與濾波器通帶截止頻率以及低通濾波器矩形系數(shù)R關(guān)系為[8]

式中:fh為信號(hào)截至頻率;R為濾波器矩形系數(shù)。

圖3　低通抗混疊濾波示意圖Fig.3 The diagram of low pass anti-aliasing filter

根據(jù)低通濾波器矩形系數(shù)R和階數(shù)之間的關(guān)系,R為1.5時(shí),抗混疊濾波器階數(shù)較低,在fh取2 GHz時(shí),采樣速率選擇5 GHz較為合適。

經(jīng)過市場(chǎng)調(diào)研,ADC選用 E2V公司的EV10AQ190高速數(shù)模轉(zhuǎn)換器。EV10AQ190為10位高速ADC器件,最高支持大于5 Gsample/s的高速采樣率,同時(shí)它提供40對(duì)差分接口,能在芯片內(nèi)部復(fù)用為10 b,可滿足直接射頻采樣0.5～2 GHz的要求。為了便于系統(tǒng)后期升級(jí),研發(fā)了基于標(biāo)準(zhǔn)FMC子卡的5 GHz采樣子卡。

2.3 信號(hào)處理平臺(tái)設(shè)計(jì)

綜合化信號(hào)處理平臺(tái)由大規(guī)?？删幊涕T陣列(FPGA)和通過高速串行接口互聯(lián)的高速ADC組成,ADC直接射頻采樣所需信號(hào)。在FPGA內(nèi)采用多級(jí)信道化、數(shù)字下變頻等預(yù)處理方法,在數(shù)字域分離出TACAN、DMEP、ESM等功能所需基帶IQ信號(hào),然后將這些基帶 IQ信號(hào)送至 TI高性能 DSP TMS320C6678上處理完成基帶信號(hào)處理功能。

數(shù)字處理部分的組成器件主要由FPGA、ADC、DSP、FLASH、PROM等組成。FLASH作為外圍存儲(chǔ)器件,用于大量數(shù)據(jù)的存儲(chǔ)?？删幊檀鎯?chǔ)器(PROM)用于程序存儲(chǔ)和加載。本地端連接在FPGA上的設(shè)備周邊組件接口橋(ETH),用于監(jiān)控計(jì)算機(jī)的參數(shù)設(shè)置。

FPGA選用Xilinx公司的大規(guī)模可編程門陣列XC7K480T-1FFG676I,可滿足該系統(tǒng)多種功能模塊和復(fù)雜并行算法的設(shè)計(jì)需要,實(shí)際算法占用硬件資源量40%。FPGA外部還提供大容量SRAM,用于存儲(chǔ)ADC采集數(shù)據(jù)和中間結(jié)果,最大支持1 Gb數(shù)據(jù)容量。

設(shè)備采用可插入CPCI機(jī)箱的CPCI板卡形式,并選用TI公司的TMS320C6678芯片,使用6678集成的PCI模塊與PC完成指令和功能結(jié)果的交換,同時(shí)6678也是基帶數(shù)據(jù)處理以及系統(tǒng)控制和管理中心。FPGA內(nèi)利用BLOCK RAM資源,將數(shù)據(jù)暫存在存儲(chǔ)區(qū),DSP從存儲(chǔ)區(qū)取數(shù),得到所需基帶數(shù)據(jù),然后根據(jù)功能需求,加載不同的基帶處理軟件進(jìn)行處理。

頻綜模塊的時(shí)鐘流程如下:外供2.5 GHz高頻時(shí)鐘信號(hào),經(jīng)高速ADC,送到FPGA,FPGA內(nèi)部鎖相環(huán)PLL鎖定時(shí)鐘信號(hào)625 MHz作為接口時(shí)鐘,分頻時(shí)鐘156.25 MHz為內(nèi)部主邏輯工作時(shí)鐘。對(duì)于625 MHz輸入時(shí)鐘,FPGA若直接分頻使用,信號(hào)質(zhì)量不佳,本方案中采用FPGA的模擬鎖相環(huán)PLL硬核資源提高625 MHz輸入時(shí)鐘的精度,再對(duì)其分頻使用,大大改善了分頻時(shí)鐘質(zhì)量,能有效鎖定ADC輸出信號(hào)。

由于ADC輸出速率高達(dá)1.25 Gb/s,而FPGA的普通IO口不能輸入高于450 Mb/s頻率的數(shù)據(jù)[7],因此,必須使用 FPGA的高速 IO口。FPGA有RocketIO GTX 高速接口,可輸出100 Mb/s～3.2 Gb/s的數(shù)據(jù),但GTX收發(fā)器數(shù)量有限,Xilinx K7 FPGA提供的GTX最多也不超過32個(gè),而ADC需要的差分接口至少有40對(duì),故本方案采用Xilinx提供的高速串行接口模塊(ISERDES),它可以配置在任意一對(duì)差分接口上,最多可達(dá)400對(duì),速率可達(dá)到3.2 Gb/s。

由于ADC硬件設(shè)計(jì)和FPGA接口的差異,數(shù)據(jù)很難同時(shí)到達(dá)FPGA內(nèi)部,因此,必須先通過FPGA內(nèi)部IODELAY模塊進(jìn)行數(shù)據(jù)時(shí)延調(diào)整,將ADC采樣數(shù)據(jù)調(diào)節(jié)到FPGA時(shí)鐘眼圖中間,再通過ISERDES進(jìn)行串并轉(zhuǎn)換,FPGA才能正確得到采樣數(shù)據(jù)。IODELAY模塊數(shù)據(jù)對(duì)齊調(diào)節(jié)原理如圖4所示。

圖4　IODELAY調(diào)節(jié)原理Fig.4 The principle of IODELAY adjustment

3 綜合化信號(hào)預(yù)處理算法設(shè)計(jì)

經(jīng)過高速ADC接口后,需要進(jìn)一步將射頻的數(shù)字信號(hào)轉(zhuǎn)為基帶I/Q信號(hào)。

采用窗函數(shù)方法設(shè)計(jì)濾波器所需的低通濾波器階數(shù)N為[9]

式中:δ為阻帶衰減;Δf為過渡帶帶寬。

若按傳統(tǒng)方式進(jìn)行預(yù)處理,則所需資源如表1所示。

表1　傳統(tǒng)接收機(jī)所需資源Tab.1 The required resources of traditional receiver

傳統(tǒng)方式進(jìn)行預(yù)處理所需濾波器階數(shù)遠(yuǎn)遠(yuǎn)超過目前硬件所能承受水平。為解決此問題,本文提出了一種更高效的綜合預(yù)處理算法,充分考慮每個(gè)功能的信號(hào)帶寬、每級(jí)信道化后的采樣速率、濾波器資源需求等,采用多級(jí)信道化加數(shù)字下變頻的方式,同時(shí)進(jìn)行探測(cè)、通信、導(dǎo)航、識(shí)別以及無源偵察等功能基帶信號(hào)提取,其原理框如圖5所示。

圖5　高效預(yù)處理綜合化接收機(jī)算法原理Fig.5 Algorithm principle of the high efficient integrated receiver

首先,采用數(shù)字信道化技術(shù)[10],將采樣頻率為5 GHz的數(shù)字信號(hào)分為K(32)路數(shù)據(jù),每路數(shù)據(jù)抽取M(16)倍,構(gòu)成一級(jí)信道化,每個(gè)子信道帶寬為156.25 MHz,采樣速率為312.5 MHz。然后,將一級(jí)信道化數(shù)據(jù)分3路:第一路直接進(jìn)行無源偵察寬帶信號(hào)的參數(shù)測(cè)量;第二路進(jìn)一步做信道化以及導(dǎo)航功能下變頻;第三路用于探測(cè)、通信、識(shí)別等功能下變頻,用于提取出基帶信號(hào)。

由于數(shù)字信道化接收機(jī)每個(gè)子信道的下變頻中心為Fs/K×k(k為子信道號(hào)),而探測(cè)功能頻率在L頻段任意分布,因此,還需進(jìn)一步進(jìn)行數(shù)字下變頻,將信道化后的探測(cè)、通信、識(shí)別等功能信號(hào)轉(zhuǎn)為基帶信號(hào)。導(dǎo)航功能信號(hào)帶寬只有1 MHz左右,一級(jí)信道化后的采樣速率遠(yuǎn)超過此信號(hào)帶寬,為降低資源需求,一級(jí)信道化后的數(shù)據(jù)只用于探測(cè)、通信、識(shí)別功能的數(shù)字下變頻處理。

對(duì)于無源偵察的窄帶信號(hào)的偵收,需在一級(jí)信道化基礎(chǔ)上,進(jìn)一步劃分信道,用于提高無源偵察接收機(jī)的靈敏度,經(jīng)過二級(jí)信道化,將采樣頻率為312.5 MHz的數(shù)字信號(hào)分為K(16)路數(shù)據(jù),每路數(shù)據(jù)抽取M(8)倍,每個(gè)子信道帶寬為19.531 3 MHz,采樣速率為39.062 5 MHz,然后數(shù)據(jù)分2路:第一路直接進(jìn)行電子戰(zhàn)窄帶偵收的參數(shù)測(cè)量;第二路用于導(dǎo)航功能下變頻,用于提取出基帶信號(hào)。

采用高效綜合化預(yù)處理方式所需資源如表2所示,與表1傳統(tǒng)典型并行多通道無線電接收機(jī)所需資源對(duì)比可知,本文所提算法所需資源大大降低,非常有利于硬件實(shí)現(xiàn)。

表2　高效綜合化結(jié)構(gòu)所需資源Tab.2 The required resources of effective integrated structure

4 實(shí)驗(yàn)驗(yàn)證

為了驗(yàn)證硬件平臺(tái)綜合化設(shè)計(jì),采用如6所示的方式進(jìn)行性能測(cè)試。P/L頻段高度綜合化平臺(tái)一端直接與多功能信號(hào)模擬器連接,另一端通過以太網(wǎng)與PC電腦對(duì)接。ADC直接對(duì)雷達(dá)(探測(cè)功能)、塔康(導(dǎo)航功能)等射頻信號(hào)進(jìn)行采集。將ADC采樣數(shù)據(jù)接收并存儲(chǔ)下來,然后通過以太網(wǎng)將數(shù)據(jù)讀取出來。

圖6　硬件平臺(tái)測(cè)試示意圖Fig.6 Hardware platform test schematic diagram

圖7給出了ADC采樣的時(shí)域波形,可以看出,連續(xù)兩次采樣的信號(hào)都比較平滑。由圖8的頻譜可以看出,無雜散動(dòng)態(tài)范圍達(dá)到50 dBc,從而驗(yàn)證了ADC采樣數(shù)據(jù)的正確性。

圖7　ADC采樣數(shù)據(jù)Fig.7 ADC sampling data

圖8　ADC采樣數(shù)據(jù)的頻譜顯示Fig.8 The frequency spectrum of the ADC data

圖9為雷達(dá)信號(hào)數(shù)字下變頻后時(shí)域波形,圖10為雷達(dá)脈壓結(jié)果。

圖9　雷達(dá)數(shù)字下變頻后時(shí)域波形Fig.9 Time domain waveform of radar after DDC

圖10　雷達(dá)匹配濾波后波形Fig.10 Radar waveform after the matched filtering

圖11為塔康信號(hào)數(shù)字下變頻后時(shí)域波形。

圖11　塔康數(shù)字下變頻后時(shí)域波形Fig.11 The time domain waveform of TACAN after DDC

圖12為敵我識(shí)別信號(hào)數(shù)字下變頻后時(shí)域波形以及相關(guān)匹配后波形,可以明顯看出信號(hào)相關(guān)峰。

圖12　敵我識(shí)別數(shù)字下變頻后時(shí)域波形以及相關(guān)匹配后波形Fig.12 The time domain waveform of IFF after DDC

綜上實(shí)驗(yàn)結(jié)果,說明本文設(shè)計(jì)硬件平臺(tái)能夠滿足各種功能信號(hào)處理實(shí)現(xiàn)的要求。

5 結(jié)束語

本文從國(guó)內(nèi)外機(jī)載綜合傳感器系統(tǒng)研究現(xiàn)狀及應(yīng)用情況出發(fā),初步構(gòu)建了一種適用于航空平臺(tái)的P/L頻段多功能一體化硬件平臺(tái),并進(jìn)行了實(shí)驗(yàn)驗(yàn)證。采用高速射頻直接采樣,實(shí)現(xiàn)了對(duì)探測(cè)、通信、導(dǎo)航、識(shí)別及無源偵察等功能的共信道、共信號(hào)預(yù)處理的高度綜合化設(shè)計(jì)。同時(shí),針對(duì)傳統(tǒng)典型并行多通道無線電接收機(jī)所需資源多,提出了多級(jí)信道化加數(shù)字下變頻的高效的綜合預(yù)處理算法,并給出了硬件資源的詳細(xì)對(duì)比,表明該方案所需硬件資源顯著減小,簡(jiǎn)化了設(shè)計(jì)復(fù)雜性及成本,具備較好的通用性,對(duì)新一代航空平臺(tái)綜合化設(shè)計(jì)具有一定參考價(jià)值。

在實(shí)際應(yīng)用中,復(fù)雜電磁環(huán)境下的強(qiáng)干擾可能導(dǎo)致ADC飽和、系統(tǒng)性能下降,如何提高該硬件平臺(tái)在復(fù)雜電磁環(huán)境的穩(wěn)定性和適應(yīng)性將是下一步的研究方向。

[1] 梁德文.戰(zhàn)斗機(jī)航空電子系統(tǒng)最新的發(fā)展趨勢(shì)——網(wǎng)絡(luò)化[J].電訊技術(shù),2008,48(6):93-97. LIANG Dewen.Review on the new development of fighter avionics system——networking[J].Telecommunication Engineering,2008,48(6):93-97.(in Chinese)

[2] 陳穎,陳德志.航空傳感器綜合處理機(jī)的開放式體系架構(gòu)[J].電訊技術(shù),2005,45(2):107-110. CHEN Ying,CHEN Dezhi.Open systems architecture of airborne integrated processor[J].Telecommunication Engineering,2005,45(2):107-110.(in Chinese)

[3] 高飛.俄第五代戰(zhàn)斗機(jī)的前緣襟翼雷達(dá)[J].國(guó)際航空,2010(4):71-72. GAO Fei.The front flap of Russian fifth generation fighter radar[J].International Aviation,2010(4):71-72. (in Chinese)

[4] 任燕飛,張?jiān)?曾浩,等.新型寬帶數(shù)字多波束相控陣天線設(shè)計(jì)[J].電訊技術(shù),2013,53(7):932-937. REN Yanfei,ZHANG Yun,ZENG Hao,et al.Design of a novel wideband digital multi-beam phased array antenna [J].Telecommunication Engineering,2013,53(7):932-937.(in Chinese)

[5] 劉冀川.5Gsps高速采樣系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].無線電工程,2014,44(12):22-24. LIU Jichuan.Design and implement of 5Gsps high-speed sampling system[J].Radio Engineering,2014,44(12): 22-24.(in Chinese)

[6] 肖漢波.基于EV10AQ190的高速ADC接口設(shè)計(jì)[J].電子器件,2015(3):569-575. XIAO Hanbo.Design of interface circuit for high speed ADC based on EV10AQ190[J].Electron Devices,2015 (3):569-575.(in Chinese)

[7] 趙遠(yuǎn)志,李宏波,高鵬.基于軟件無線電的導(dǎo)航信號(hào)直接帶通采樣方案研究[J].火控雷達(dá)技術(shù),2011(4):61-65. ZHAO Yuanzhi,LI Hongbo,GAO Peng.Study on plan of RF direct bandpass sampling to navigation signals based on SDR[J].Fire Control Radar Technology,2011(4):61 -65.(in Chinese)

[8] 楊小牛,樓才義,徐建良.軟件無線電原理與應(yīng)用[M].北京:電子工業(yè)出版社,2004:100-120. YANG Xiaoniu,LOU Caiyi,XU Jianliang.The theory and application of software radio[M].Beijing:Publishing House of Electronics Industry,2004:100-120.(in Chinese)

[9] 劉云龍.基于FPGA的數(shù)字下變頻器的設(shè)計(jì)[D].哈爾濱:哈爾濱工業(yè)大學(xué),2007:17-32. LIU Yunlong.Digital down converter designing based on FPGA[D].Harbin:Harbin Institute of Technology,2007: 17-32.(in Chinese)

[10] ZAHIRNIAK D R,SHARPIN D L,FIELDS T W.A hardware-efficient,multirate,digital channelized receiver architecture[J].IEEE Transactions on Aerospace&E-lectronic Systems,1998,34(1):137-152.

王世濤(1968—),男,遼寧清原人,1991年于海軍電子工程學(xué)院獲雷達(dá)工程專業(yè)學(xué)士學(xué)位,現(xiàn)為高級(jí)工程師,主要從事電子裝備的研制生產(chǎn)質(zhì)量監(jiān)督工作;

WANG Shitao was born in Qingyuan,Liaoning Province,in 1968.He received the B.S.degree from Naval Electronic Engineering Institute in 1991.He is now a senior engineer.He is engaged in quality supervision in development and production of electronic equipment.

李明兵(1982—),男,四川宜賓人,2009年獲碩士學(xué)位,現(xiàn)為工程師,主要研究方向?yàn)楹娇针娮右惑w化。

LI Mingbing was born in Yibin,Sichuan Province,in 1982. He received the M.S.degree in 2009.He is now an engineer. His research concerns avionics integration.

Email:12865579@qq.com

Design of a Highly Integrated P/L Band Aviation Platform

WANG Shitao1,LI Mingbing2
(1.Military Representative Bureau of Naval Equipment Department in Chongqing Area,Chengdu 610036,China; 2.Southwest China Institute of Electronic Technology,Chengdu 610036,China)

In order to further improve aviation platform integration,a P/L band highly integrated hardware scheme for aviation platform is designed.In the scheme radio frequency(RF)signal under 2 GHz is acquired directly through RF and in the digital domain baseband I/Q signals for detection,communication, navigation,identification and passive reconnaissance are separated,and finally the functions of various signals are completed with software,thus implementing highly integrated design of co-channel and shared signal preprocessing of such function as detection,communication,navigation,identification,and passive detection.Hardware implementation shows that this scheme can effectively reduce the cost and complexity of the hardware system design,reduce the power consumption of the system,and strongly promote the application of software radio in aviation platform integration.

P/L band integrated avionics;RF sampling;;software radio hardware platform;efficient preprocessing algorithm

**通信作者:12865579@qq.com 12865579@qq.com

TN911;V243

A

1001-893X(2016)11-1273-06

10.3969/j.issn.1001-893x.2016.11.016

2016-04-05;

2016-07-26

date:2016-04-05;Revised date:2016-07-26

引用格式:王世濤,李明兵.一種P/L頻段高度綜合化航空平臺(tái)的設(shè)計(jì)[J].電訊技術(shù),2016,56(11):1273-1278.[WANG Shitao,LI Mingbing. Design of a highly integrated P/L band aviation platform[J].Telecommunication Engineering,2016,56(11):1273-1278.]