使用傳輸線理論的硅通孔電參數(shù)提取方法*

周子琛，申振寧

(武警工程大學(xué) a.電子技術(shù)系；b.信息工程系，西安 710086)

使用傳輸線理論的硅通孔電參數(shù)提取方法*

周子琛a，申振寧**b

(武警工程大學(xué) a.電子技術(shù)系；b.信息工程系，西安 710086)

針對三維集成電路中的關(guān)鍵技術(shù)硅通孔的電特性，使用傳輸線理論提取了其單位長度RLGC參數(shù)。將硅通孔等效為傳輸線，利用HFSS仿真結(jié)果并結(jié)合傳輸線理論給出了具體的參數(shù)提取方法。計算結(jié)果表明，硅通孔單位長度RLGC參數(shù)呈現(xiàn)較強(qiáng)的頻變特性，當(dāng)頻率從1 MHz增加到20 GHz時，單位長度的電阻和導(dǎo)納分別從0.45 mΩ/μm和2.5 μS/μm增加到2.5 mΩ/μm和17 μS/μm，而單位長度電感和電容分別從8.7 pH/μm和8.8 fF/μm減小至7.5 pH/μm和0.2 fF/μm。與傳統(tǒng)的阻抗矩陣和導(dǎo)納矩陣提取方法相比，該方法具有結(jié)果絕對收斂和適用頻率高等諸多優(yōu)點(diǎn)，可進(jìn)一步應(yīng)用于三維集成電路的仿真設(shè)計。

三維集成電路；通硅孔；電參數(shù)提??；傳輸線理論

1 引 言

隨著消費(fèi)類電子的發(fā)展，越來越多的系統(tǒng)都集成有傳感器、處理器、存儲器、天線和各種無源器件以實現(xiàn)多種功能，從而要求更高的芯片集成密度。然而，由于目前光刻工藝加工手段的局限性以及信號傳輸速率的提高，原有的基于二維平面的集成電路無法滿足集成密度提高的需求。為了延續(xù)所謂摩爾定律的有效性，系統(tǒng)級封裝(System on Package,SOP)以及三維集成技術(shù)得到了廣泛關(guān)注[1-3]。與基于鍵合線和倒裝焊的SOP和三維集成技術(shù)相比，基于硅通孔(Through-Silicon-Via,TSV)的SOP和三維集成技術(shù)具有帶寬大、損耗小、延時短、集成密度高等諸多優(yōu)點(diǎn)[4-6]，得到了各大廠商和研究機(jī)構(gòu)的青睞，成為三維集成中的關(guān)鍵技術(shù)之一。隨著TSV技術(shù)從實驗研究轉(zhuǎn)向具體商用，快速、準(zhǔn)確地分析TSV的電磁特性成為了熱點(diǎn)問題[7-9]。硅通孔是硅介質(zhì)中的垂直互連結(jié)構(gòu)，摻雜硅介質(zhì)的半導(dǎo)體效應(yīng)使得硅通孔的電磁特性比較復(fù)雜，顯示出較強(qiáng)的頻變特性。文獻(xiàn)[8]中使用經(jīng)驗公式來計算TSV的RLGC參數(shù)，適用于頻率低于10 GHz的情況。為了研究TSV在更高頻率下的傳輸特性，需使用全波仿真軟件來進(jìn)行評估。根據(jù)仿真結(jié)果，使用阻抗矩陣或?qū)Ъ{矩陣的方法來提取RLGC參數(shù)，但阻抗矩陣和導(dǎo)納矩陣通常會存在結(jié)果不收斂的情況[9-10]。本文使用傳輸線模型來等效TSV結(jié)構(gòu)，計算出等效的頻變RLGC參數(shù)，進(jìn)而使用SPICE等電路仿真軟件來進(jìn)一步求解整體電路特性，適用于工作頻率較高的場合。

2 TSV結(jié)構(gòu)與全波仿真結(jié)果

圖1為典型的TSV對結(jié)構(gòu)圖，在實際的電路中信號都需要返回路徑，因此，常用一對TSV來傳輸信號。盡管TSV的物理尺寸很小，但目前片內(nèi)或封裝上信號的有效頻譜已經(jīng)高達(dá)40 GHz，在如此寬的頻譜范圍內(nèi)仍需仔細(xì)分析TSV的電特性，以設(shè)計更好的3D集成電路。

圖1 典型的TSV對結(jié)構(gòu)圖

Fig.1 Structure of a typical TSV pair

如圖1所示，本文分析的TSV結(jié)構(gòu)參數(shù)如下：導(dǎo)體直徑為10 μm，高度為30 μm；在導(dǎo)體外部有一層厚度為0.1 μm的二氧化硅充當(dāng)絕緣層，硅襯底的電阻率為10 Ω/cm；導(dǎo)體材料為銅。

在如此寬的頻譜范圍內(nèi)，一般使用散射參數(shù)來分析TSV的頻率特性。當(dāng)頻率低于20 GHz時，典型TSV的尺寸遠(yuǎn)小于信號波長的1/10，因此可以使用集總電路模型進(jìn)行分析。但由于關(guān)注的頻段很寬，集總電路中的器件參數(shù)會隨頻率變換而變換。為了求解相應(yīng)的模型參數(shù)，先使用HFSS對圖1所示的TSV對進(jìn)行仿真，求解其傳輸特性，具體仿真結(jié)果如圖2所示。從圖2可以得出TSV對能在20 GHz以內(nèi)保持較好傳輸特性，其插入損耗在0.15 dB以內(nèi)，反射系數(shù)在-40 dB以下。而實際3D集成時可能會使用較多的TSV進(jìn)行級聯(lián)來實現(xiàn)具體互連，而且TSV的傳輸特性有明顯的頻變特性，因此有必要對TSV的相關(guān)參數(shù)進(jìn)行提取，為后續(xù)研究奠定基礎(chǔ)。

圖2 TSV對的傳輸特性

Fig.2 The scatter parameter of TSV pair

3 傳輸線模型與參數(shù)提取

TSV結(jié)構(gòu)與傳統(tǒng)的雙線傳輸線非常類似，因此，可以使用傳輸線模型對TSV結(jié)構(gòu)進(jìn)行等效。一般而言，傳輸線特性可以使用傳輸矩陣(ABCD矩陣)來進(jìn)行描述。對于2端口網(wǎng)絡(luò)有式(1)成立：

(1)

若由TSV組成的傳輸線傳輸常數(shù)為γ，特性阻抗為Z0，則式(1)可寫成式(2)的形式：

(2)

對比式(1)和式(2)，可以得到γ和Z0的值，具體如式(3)和式(4)所示：

γ=arcosh(A)/I,

(3)

(4)

式中:l為TSV的長度。一旦得到γ和Z0后，傳輸線特性就得到表征。使用第2節(jié)仿真得出的散射參數(shù)，通過式(5)所示的矩陣變換即可將散射矩陣變換為ABCD矩陣:

(5)

對于傳輸線結(jié)構(gòu)常使用圖3所示的RLGC電路模型進(jìn)行等效，此時需要根據(jù)γ和Z0來計算相應(yīng)的RLGC參數(shù)。

圖3 TSV對的傳輸線模型

Fig.3 The transmission line model of TSV pair

根據(jù)傳輸線理論，RLGC參數(shù)與γ和Z0的關(guān)系由式(6)和式(7)描述：

Ru+jωLu=γZ0,

(6)

Gu+jωCu=γ/Z0。

(7)

通過式(6)和式(7)可以得出對應(yīng)的RLGC參數(shù)，具體如式(8)～(11)所示：

Ru=Rea/(γZ0),

(8)

Lu=Imag(γZ0)/ω,

(9)

Gu=Rea/(γ/Z0),

(10)

Cu=Imag(γ/Z0)/ω。

(11)

將圖2所仿真的S參數(shù)轉(zhuǎn)換為A、B、C、D參數(shù)，使用表達(dá)式(3)～(4)和(8)～(11)即可計算出該TSV等效的單位長度上RLGC參數(shù)，使用Matlab軟件進(jìn)行計算，最終的RLGC參數(shù)如圖4所示。由圖4可知，TSV單位長度的RLGC參數(shù)隨頻率變化而變化，其中電阻和導(dǎo)納隨著頻率升高而變大，而電感和電容隨著頻率的升高而變小，主要原因在于導(dǎo)體的趨膚效應(yīng)和鄰近效應(yīng)以及硅介質(zhì)的半導(dǎo)體效應(yīng)等。由于ABCD矩陣對于任何的雙端口網(wǎng)絡(luò)均有效，從而解決了使用Z矩陣和Y矩陣時存在的部分參數(shù)不收斂問題[10]。在實際電路分析中，隨著頻率的升高傳輸線效應(yīng)將更加明顯，此時基于傳輸線方法的RLGC參數(shù)提取將更為有效，因此，本文方法同樣適用于頻率高于20 GHz時的情況。

(a)單位長度電阻

(b)單位長度電感

(c)單位長度電導(dǎo)

(d)單位長度電容

圖4 單位長度RLGC參數(shù)圖

Fig.4 The RLGC parameter of unit length of TSV pair

4 結(jié)束語

硅通孔技術(shù)的研究和發(fā)展，使得基于硅通孔的三維集成電路逐步實用化，但TSV本身的電磁特性仍需繼續(xù)研究。本文將硅通孔等效為傳輸線結(jié)構(gòu)，利用全波仿真的結(jié)果以及傳輸線散射參數(shù)矩陣與傳輸矩陣之間的關(guān)系求解出硅通孔單位長度等效RLGC參數(shù)。從求解的結(jié)果來看，硅通孔的RLGC參數(shù)呈現(xiàn)出強(qiáng)烈的頻變特性；隨著頻率的升高，趨膚效應(yīng)使得TSV的單位長度電阻和電導(dǎo)不斷增大，又由于高頻電磁場的鄰近效應(yīng)和參雜半導(dǎo)體的MOS效應(yīng)使得TSV單位長度電感和電容不斷減小。對于不同長度的硅通孔，可使用傳輸線理論進(jìn)一步計算相應(yīng)的RLGC參數(shù)，再通過SPICE仿真器對硅通孔或整體電路進(jìn)行仿真。當(dāng)仿真的頻率很高時，使用傳輸線模型來進(jìn)行仿真TSV，可有效提高仿真的準(zhǔn)確性。文中主要分析了單個TSV對的RGLC參數(shù)的提取方法，而在實際的三維集成電路中還存在大量的多個TSV結(jié)構(gòu)的情況，如何有效快速地提取多個TSV結(jié)構(gòu)的RGLC參數(shù)是下一步研究問題。

[1] TOPOL A W. Three-dimensional integrated circuits[J]. IBM Journal of Research and Development,2006,50(5):491-506.

[2] LI E P,WEI X C,CANGELLARIS A C,et al. Progress review of electromagnetic compatibility analysis technologies for packages,printed circuit boards and novel interconnects[J]. IEEE Transactions on Electromagnetic Compatibility,2010,52(2):248-265.

[3] 朱勇，張凱. SOP集成技術(shù)的發(fā)展現(xiàn)狀及其在毫米波系統(tǒng)中的應(yīng)用[J]. 電訊技術(shù)，2013,53(1)：219-224. ZHOU Yong,ZHANG Kai. Progress of SOP integration technology and its application in millimeter-wave system[J]. Telecommunication Engineering,2013,52(2):219-224.(in Chinese)

[4] PAPANIKOLAOU A,SOUDRIS D,RADOJCIC R.Three dimensional system integration[M].New York:Springer,2011.

[5] LU Q,ZHU Z,YANG Y,et al. Electrical modeling and characterization of shield differential through-silicon vias[J]. IEEE Transactions on Electron Devices,2015,62(5):1544-1552.

[6] HUANG C,LIU R,WANG Z. Thermal and electrical reliability tests of air-gap through-silicon vias[J]. IEEE Transactions on Device & Materials Reliability,2015,15(1):90-100.

[7] ADAMSHICK S,COOLBAUGH D,LIEHR M. Experimental characterization of coaxial through silicon vias for 3D integration[J]. Microelectronics Journal,2015,46(5):377-382.

[8] SAVIDIS I,FRIEDMAN E. Closed-form expression of 3-D via resistance,inductance,and capacitance[J]. IEEE Transactions on Electron Devices,2009,56(9):1873-1881.

[9] XU Z,LU J Q.Through-strata-via(TSV) parasitics and wideband modeling for three-dimensional integration packaging[J].IEEE Electron Device Letters,2011,32(9):1278-1280.

[10] XU Z,LU J Q.Through-silicon-via fabrication technologies,passives extraction,and electrical modeling for 3-D integration/packaging[J]. IEEE Transactions on Semiconductor Manufacturing,2013,26(1):23-34.

ZHOU Zichen was born in Nancheng,Jiangxi Province,in 1977. She received the M.S. degree from Engineering University of Chinese Armed Police Force in 2004. She is now an associate professor. Her research concerns signal integrity and electromagnetic compatibility.

申振寧(1976—)，男，陜西高陵人，2014年于西安電子科技大學(xué)獲博士學(xué)位，現(xiàn)為副教授，主要從事無線通信、電磁兼容等方面的研究。

SHEN Zhenning was born in Gaoling,Shaanxi Province,in 1976. He received the Ph.D. degree from Xidian University in 2014. He is now an associate professor. His research concerns wireless communication and electromagnetic compatibility.

Email：zhenningshen@hotmail.com

Through-Silicon-Via Parasitics Extraction Based on Transmission Line Theory

ZHOU Zichena，SHEN Zhenningb

(a.Department of Electronics Technology;b.Department of Information Engineering, Engineering University of Chinese Armed Polic Force,Xi′an 710086,China)

Through-Silicon-Via(TSV) is a key technology for three-dimentional integrated circuits(3D ICs). The parasitic RLGC parameters are extracted through transmission line theory(TLT) according to its characteristic. Firstly,the TSV is treated as a lossy transmission line. Then,the parasitic electrical parameters are extracted from the simulation results of TSV pair with HFSS and TLT. The computation results show that per unit RLGC parameters vary with the change of frequency. The resistance and admittance per unit length increases from 0.45 mΩ/μm and 2.5 μS/μm to 2.5 mΩ/μm and 17 μS/μm respectively when the frequency increases from 1 MHz to 20 GHz. Meanwhile,the inductance and capacitor per unit length deceases from 8.7 pH/μm and 8.8 fF/μm to 7.5 pH/μm and 0.2 fF/μm respectively. Compared with tradition methods,such as impedance matrix and admittance matrix,the proposed TLT method is featured by absolute convergence and being more suitable for high frequency application. Moreover,the TLT method is further applicable to the design and analysis of 3D ICs through the full circuit simulation.

three-dimensional integrated circuit；through-silicon-via(TSV)；electrical parasitics extract;transmission line theory

10.3969/j.issn.1001-893x.2016.12.018

周子琛，申振寧.使用傳輸線理論的硅通孔電參數(shù)提取方法[J].電訊技術(shù)，2016,56(12):1405-1408.[ZHOU Zichen，SHEN Zhenning.Through-silicon-via parasitics extraction based on transmission line theory[J].Telecommunication Engineering,2016,56(12):1405-1408.]

2016-03-14；

2016-07-07 Received date:2016-03-14；Revised date：2016-07-07

國家自然科學(xué)基金資助項目(61402529)

Foundation Item:The National Natural Science Foundation of China(No.61402529)

TN406

A

1001-893X(2016)12-1405-04

周子琛(1977—)，女，江西南城人，2004年于武警工程大學(xué)獲碩士學(xué)位，現(xiàn)為副教授，主要從事信號完整性、電磁兼容等方面的研究；

**通信作者：zhenningshen@hotmail.com Corresponding author：zhenningshen@hotmail.com