王文婧,何凱旋,王 鵬

(華東光電集成器件研究所,安徽 蚌埠 233042)

基于多晶硅填充的TSV工藝制作

王文婧*,何凱旋,王 鵬

(華東光電集成器件研究所,安徽 蚌埠 233042)

硅通孔(TSV)技術(shù)用于MEMS器件可實(shí)現(xiàn)器件結(jié)構(gòu)的垂直互聯(lián),達(dá)到減小芯片面積、降低器件功耗等目的。對(duì)TSV結(jié)構(gòu)的刻蝕和填充工藝進(jìn)行了研究,通過(guò)優(yōu)化ICP刻蝕工藝參數(shù)獲得了端口、中部、底部尺寸平滑減小、深寬比大于20∶1的硅通孔;利用LPCVD技術(shù)實(shí)現(xiàn)了基于多晶硅的通孔無(wú)縫填充;經(jīng)測(cè)試,填充后通孔絕緣電阻達(dá)10 GΩ以上,電絕緣性能良好。

MEMS;TSV;ICP刻蝕;LPCVD;無(wú)縫填充;絕緣特性

硅通孔(TSV)是用來(lái)實(shí)現(xiàn)垂直互聯(lián)的一種結(jié)構(gòu),目前,TSV技術(shù)多用于以下兩個(gè)方面:一是采用TSV技術(shù)實(shí)現(xiàn)集成電路芯片和芯片間的垂直互聯(lián),進(jìn)而實(shí)現(xiàn)多層芯片的堆疊;二是利用TSV技術(shù)實(shí)現(xiàn)MEMS器件晶圓級(jí)封裝中的垂直電互聯(lián)引出。用于芯片堆疊封裝的TSV結(jié)構(gòu)如圖1(a)所示,圓柱區(qū)域?yàn)門(mén)SV深孔,利用電鍍工藝實(shí)現(xiàn)深孔結(jié)構(gòu)填充,填充的金屬作為電互聯(lián)引線。由于引線距離短,可實(shí)現(xiàn)性能更好、密度更高、尺寸更小的三維封裝[1-5];用于MEMS器件的TSV結(jié)構(gòu)如圖1(b)所示,通過(guò)在低阻硅片上刻蝕形成環(huán)狀深槽,利用氧化與介質(zhì)填充形成與體硅電隔離的低阻硅柱結(jié)構(gòu),低阻硅柱即為垂直互聯(lián)引線。

此種形式的TSV不涉及金屬,可與高溫工藝相兼容,更適用于MEMS工藝的特殊要求。采用低阻硅TSV結(jié)構(gòu)進(jìn)行引線的垂直互聯(lián)可有效減小MEMS芯片尺寸,提高M(jìn)EMS器件抗過(guò)載能力。

TSV深槽制備常用的方法包括激光、深反應(yīng)離子刻蝕、濕法腐蝕;TSV深槽填充方法包括電鍍、化學(xué)氣相淀積(CVD)等。史訓(xùn)清等人[6-8]利用脈沖激光能量在半導(dǎo)體元件上制作了TSV深槽結(jié)構(gòu),實(shí)現(xiàn)兩個(gè)堆疊元件間的互聯(lián),但激光鉆孔不適用于小孔徑、高深寬比的通孔制作;Jiaotuo Ye等人[9]提出了一種采用(100)型硅晶片進(jìn)行雙面各向異性濕法刻蝕制作TSV深槽的方法,而腐蝕液的濃度會(huì)隨著反映的進(jìn)行不斷變化,導(dǎo)致反應(yīng)速率不易控制;陳穎慧等人[10]采用電感耦合等離子干法刻蝕獲得TSV深槽,具有工藝可控、高深寬比的優(yōu)點(diǎn)。

TSV深槽填充方面,用于集成電路的TSV深槽多采用電鍍工藝進(jìn)行填充,肖勝安[11]等人利用電鍍技術(shù)實(shí)現(xiàn)了深寬比58∶1的無(wú)縫填充。然而由于MEMS工藝的特殊性,往往要求TSV結(jié)構(gòu)可承受900 ℃以上的高溫過(guò)程,此時(shí)不能使用金屬TSV結(jié)構(gòu)。利用CVD介質(zhì)填充及低阻硅互聯(lián)的TSV結(jié)構(gòu)解決了高溫工藝的兼容性問(wèn)題,成為MEMS工藝中TSV結(jié)構(gòu)的主要形式。

本文涉及的TSV為低阻硅柱互聯(lián)結(jié)構(gòu),采用深反應(yīng)離子刻蝕技術(shù)制作TSV深槽結(jié)構(gòu),通過(guò)優(yōu)化刻蝕工藝參數(shù),獲得最佳刻蝕菜單;利用LPCVD沉積多晶硅實(shí)現(xiàn)TSV無(wú)縫填充。

1 TSV制作工藝流程及應(yīng)用

1.1 TSV制作工藝流程

TSV制作工藝流程如圖2所示。①在雙拋低阻硅片上首次生長(zhǎng)氧化層,如圖2(a)所示;②利用光刻、ICP刻蝕工藝獲得TSV深槽,如圖2(b)所示;③重新生長(zhǎng)氧化層作,如圖2(c)所示;④采用LPCVD多晶硅填充TSV深槽,如圖2(d)所示;⑤分別去除晶圓背面多晶硅和氧化層,如圖2(e)所示;⑥減薄晶圓背面直至露出深槽結(jié)構(gòu),如圖2(f)所示;⑦如圖2(g)所示,分別去除硅片正面多晶硅和氧化層,直至露出鍵合面。

1.2 TSV應(yīng)用

通常MEMS器件包含懸浮可動(dòng)結(jié)構(gòu)[12-13],如圖3所示,帶有TSV結(jié)構(gòu)的襯底層與懸浮結(jié)構(gòu)層通過(guò)硅硅直接鍵合形成MEMS可動(dòng)結(jié)構(gòu),帶有TSV結(jié)構(gòu)的襯底層為可動(dòng)結(jié)構(gòu)實(shí)現(xiàn)機(jī)械支撐及互聯(lián)引出。在后續(xù)晶圓級(jí)封裝工藝中,可利用硅硅直接鍵合實(shí)現(xiàn)真空封裝。由于硅硅直接鍵合是同種材料的鍵合,具有鍵合應(yīng)力小、真空封裝不需要吸氣劑的優(yōu)點(diǎn),對(duì)提高M(jìn)EMS器件的性能、降低MEMS工藝成本等方面有極大作用。此外,此種MEMS結(jié)構(gòu)能夠有效降低芯片尺寸,提高M(jìn)EMS器件抗過(guò)載等環(huán)境適應(yīng)能力。

圖2 TSV制作工藝流程

圖3 TSV結(jié)構(gòu)實(shí)現(xiàn)MEMS器件垂直引線

2 TSV刻蝕與填充實(shí)驗(yàn)

2.1 TSV深槽刻蝕實(shí)驗(yàn)

實(shí)驗(yàn)用硅片為P型<100>雙拋硅片,電阻率為0.005 Ω·cm～0.025 Ω·cm,厚度為341 μm～352 μm;利用SPTS公司的LPX ASESR型刻蝕機(jī)實(shí)現(xiàn)深槽刻蝕,采用高頻模式,線圈及極板射頻頻率均為13.56 MHz,線圈功率為600 W。試驗(yàn)中制作的TSV版圖尺寸為6 μm,深槽刻蝕目標(biāo)深度為200 μm,采用光刻膠和二氧化硅(厚度2 μm)作為深槽刻蝕掩膜。通過(guò)大量實(shí)驗(yàn)獲得了四類深槽結(jié)構(gòu)分別記為ⅰ、ⅱ、ⅲ、ⅳ,對(duì)應(yīng)的刻蝕菜單分別是菜單Ⅰ、菜單Ⅱ、菜單Ⅲ、菜單Ⅳ,如表1、表2所示。

表1 菜單Ⅰ和菜單Ⅱ

表2 菜單Ⅲ和菜單Ⅳ

圖4 4種深槽形貌

2.2 TSV深槽填充實(shí)驗(yàn)

利用SEMCO公司的F550型LPCVD設(shè)備對(duì)ⅰ、ⅱ、ⅲ、ⅳ四類刻蝕樣片進(jìn)行深槽填充,并利用SEM對(duì)深槽填充情況進(jìn)行檢查。

3 結(jié)果討論

圖4為刻蝕實(shí)驗(yàn)得出的四類深槽形貌。由于深槽目標(biāo)深度為200 μm、深槽初始寬度為6 μm,深寬比大于設(shè)備能力(刻蝕深寬比20∶1),為了達(dá)到槽深要求,在循環(huán)單元刻蝕過(guò)程中設(shè)置鈍化氣體C4F8流量為0,其他參數(shù)設(shè)置詳見(jiàn)菜單Ⅰ,對(duì)應(yīng)獲得ⅰ類深槽如圖4(a)所示:深槽端口、中部、底部寬度分別為17.0 μm、18.5 μm、20.29 μm,槽深為221 μm。深槽從端口到底部尺寸依次增加,形貌呈現(xiàn)“上窄下寬”特征;減少循環(huán)單元刻蝕過(guò)程中刻蝕終點(diǎn)氣體SF6流量,其他參數(shù)不變?nèi)绮藛微蛩?得到圖4(b)給出的ⅱ類深槽,圖中結(jié)構(gòu)端口、中部、底部寬度分別為12.04 μm、15.17 μm、0。深槽從端口到中部尺寸增加,中部到底部尺寸減小直至為0,形貌呈現(xiàn)“中寬兩端窄”特征;減小菜單的刻蝕終點(diǎn)設(shè)置時(shí)間,其他參數(shù)不變見(jiàn)菜單Ⅲ,得出ⅲ類深槽如圖4(c)所示,深槽端口、中部、底部寬度分別為15.35 μm、14.0 μm、0,即從端口到中部尺寸平滑減小,中部至底部尺寸減小直至為0,形貌呈現(xiàn)“上寬下尖”特征;菜單Ⅳ增加循環(huán)單元刻蝕過(guò)程中極板初始功率,其他參數(shù)不變,制作出ⅳ類深槽結(jié)構(gòu)如圖4(d)所示,深槽端口、中部、底部寬度分別為10.22 μm、9.31 μm、7.23 μm,深槽從端口到底部尺寸依次減小,形貌呈現(xiàn)“上寬下窄”特征。

圖5 4類深槽填充效果

針對(duì)圖4中4種深槽結(jié)構(gòu),經(jīng)過(guò)多次多晶硅填充實(shí)驗(yàn),獲得的填充效果分別如圖5所示。ⅰ類深槽填充效果如圖5(a)所示,深槽端口縫合、中部以下填充不完全。這是因?yàn)橥蝗欢嗑Ч柙谏畈鄱丝谔幧L(zhǎng)速率比深槽內(nèi)部快,同時(shí)深槽端口尺寸較底部窄,無(wú)法實(shí)現(xiàn)深槽無(wú)縫填充;ⅱ類深槽填充效果如圖5(b)所示,深槽端口縫合、底部填充完全,深槽中部出現(xiàn)空洞。這是由于多晶硅在深槽端口處生長(zhǎng)速率比深槽內(nèi)部快,同時(shí)深槽中部尺寸大于端口和底部尺寸,不能實(shí)現(xiàn)深槽無(wú)縫填充;ⅲ類深槽填充效果如圖5(c)所示,實(shí)現(xiàn)了深槽的無(wú)縫填充。這是因?yàn)殡m然進(jìn)入深槽內(nèi)部的沉積物量相比于端口處少,但是深槽中、下部的尺寸逐步減小,因而可以實(shí)現(xiàn)無(wú)縫填充。然而在制作隔離氧化層時(shí)不能保證底部充分氧化,存在漏電隱患;ⅳ類深槽填充效果如圖5(d)所示,從圖中深槽填充局部放大圖可以看出深槽已實(shí)現(xiàn)致密無(wú)空洞填充,填充效果與ⅲ類深槽一致。不同的是,ⅳ類深槽底部有一定寬度,深槽底部可充分氧化,能夠保證電絕緣要求。圖5(d)中填充區(qū)域中間顏色較深部分為多晶硅逐漸縫合時(shí)留下的痕跡,可以通過(guò)沉積速率以及高溫退火的方法改善;同時(shí),快速退火也可以改善結(jié)構(gòu)層內(nèi)的應(yīng)力狀態(tài)。

對(duì)多晶硅填充后的TSV進(jìn)行電學(xué)特性測(cè)試,即測(cè)量由TSV結(jié)構(gòu)隔離的兩部分體硅間電阻。測(cè)試結(jié)果表明,絕緣電阻均達(dá)10 GΩ量級(jí)以上,電絕緣性能優(yōu)良。

4 結(jié)論

TSV技術(shù)用于三維封裝可有效縮短互連線長(zhǎng)度,減少信號(hào)傳輸延遲和損失,提高信號(hào)速度和帶寬,降低功耗及減小封裝體積等,是實(shí)現(xiàn)高性能、高可靠性MEMS器件的有效途徑之一[14-16]。文中采用ICP刻蝕技術(shù)獲得了深槽端口、中部、底部寬度分別為10.22 μm、9.31 μm、7.23 μm,深寬比為22∶1的深槽結(jié)構(gòu);采用LPCVD多晶硅技術(shù)實(shí)現(xiàn)了對(duì)該深槽結(jié)構(gòu)的無(wú)縫填充;對(duì)填充后的TSV進(jìn)行電絕緣特性測(cè)試,測(cè)試結(jié)果表明,其絕緣電阻可達(dá)10 GΩ量級(jí)以上,獲得了與半導(dǎo)體工藝兼容性好的TSV結(jié)構(gòu)。

[1] Cheng H C,Li R S,Lin S C,et al. Macroscopic Mechanical Constitutive Characterization of Through-Silicon-via-Based 3-D Integra-tion[J]. IEEE Transactions on Components,Packaging and Manufacturing Technology,2016,6(3):432-446.

[2] Yaghini P M,Eghbal A,Yazdi S S,et al. Capacitive and InductiveTSV-to-TSV Resilient Approaches for 3D ICs[J]. IEEE Transactions on Computers,2016,65(3):693-705.

[3] Yin X,Zhu Z,Yang Y,et al. Metal Proportion Optimization of Annular Through-Silicon via Considering Temperature and Keep-Out Zone[J]. IEEE Transactions on Components,Packaging and Manufacturing Technology,2015,5(8):1093-1099.

[4] Jin C,Li Y,Li R,et al. Built-in-Self-Test-Stacked 3-D Ring Oscillator Based on Through Silicon Vias[J]. IEEE Transactions on Components,Packaging and Manufacturing Technology,2015,5(2):217-224.

[5] 袁嬌嬌,呂植成,汪學(xué)方,等. 用于3D封裝的帶TSV的超薄芯片新型制作方法[J]. 微納電子技術(shù),2013(2):1-7.

[6] 史訓(xùn)清,馬薇,謝斌,等. Pulsed Laser Bonding Method for Stacking Electric Elements Based on Silicon Throughhole[P]. 中國(guó)專利,101379892 B. 2014-09-24.

[7] 燕英強(qiáng),吉勇,雪飛. 3D-TSV封裝技術(shù)[J]. 電子與封裝,2014,14(135):1-3.

[8] 余小飛. 紫外光激光加工盲孔的工藝研究[J]. 印制電路信息,2011(4):62-66.

[9] Ye Jiaotuo,Chen Xiao,Xu Gaowei,et al. Investigation of Wet-Etching- and Multiinterconnection-Based TSV and Application in 3-D Hetero-Integration[J]. IEEE Transactions on Components,Packaging and Manufacturing Technology,2014,4(10):1567-1573.

[10] 陳穎慧,張慧,施志貴,等. 圓片級(jí)封裝中硅帽的設(shè)計(jì)和加工[J]. 微納電子技術(shù),2015(10):649-653.

[11] 肖勝安,程曉華,吳智勇,等. 一種金屬填充硅通孔工藝的研究[J]. 固體電子學(xué)研究與進(jìn)展,2012,32(2):180-183.

[12] 陳東紅,安坤,燕樂(lè),等. 基于八懸臂梁-中心質(zhì)量塊結(jié)構(gòu)MEMS壓電振動(dòng)能量采集器[J]. 傳感技術(shù)學(xué)報(bào),2015,28(12):1770-1773.

[13] 何凱旋,黃斌,段寶明,等. MEMS懸浮結(jié)構(gòu)深反應(yīng)離子刻蝕保護(hù)方法對(duì)比研究[J]. 傳感技術(shù)學(xué)報(bào),2016,29(2):202-207.

[14] 祁飛,楊擁軍,楊志,等. 基于MEMS技術(shù)的三維集成射頻收發(fā)微系統(tǒng)[J]. 微納電子技術(shù),2016(3):1-5.

[15] Wang Z. 3-D Integration and Through-Silicon Vias in MEMS and Microsensors[J]. Journal of Microelectromechanical Systems,2015,24(5):1211-1244.

[16] 王宇哲,汪學(xué)方,徐明海,等. 應(yīng)用于MEMS封裝的TSV工藝研究[J]. 微納電子技術(shù),2012(1):1-6.

Fabrication of Through-Silicon-Vias Filled with Polysilicon

WANGWenjing*,HEKaixuan,WANGPeng

(East China Institute of Photo-Electron IC,Bengbu Anhui233042,China)

TSV(Through Silicon Via)for MEMS device can realize the vertical interconnection of device structures,then we can achieve the purpose of reducing the chip area and decreasing the power consumption of the device. we discussed the fabrication and filling processes of TSV. By optimizing the ICP etching processes,we get the TSV structure whose opening,middle and bottom size smoothly decreases,and the ratio of depth to width is greater than 20∶1;we use LPCVD(Low Pressure Chemical Vapor Deposition)technology to realize the seamless filling of TSV with polysilicon;After testing of the TSV structure for Insulation characteristics,the insulation resistance of the TSV is more than 10 GΩ,that is,the electrical insulation performance is excellent.

MEMS;TSV;ICP etching;LPCVD;seamless filled;Insulation characteristics

王文婧(1984-),女,工程師,2010年畢業(yè)于北京理工大學(xué)物理學(xué)專業(yè),獲碩士學(xué)位,現(xiàn)從事MEMS工藝技術(shù)研究。

2016-05-19 修改日期:2016-06-07

TP393

A

1004-1699(2017)01-0059-05

C:7230

10.3969/j.issn.1004-1699.2017.01.012