一種成本更低的全新靜態(tài)DRAM存儲(chǔ)單元

Kilopass科技有限公司 首席技術(shù)官兼研發(fā)高級(jí)副總裁Harry Luan

?

一種成本更低的全新靜態(tài)DRAM存儲(chǔ)單元

Kilopass科技有限公司 首席技術(shù)官兼研發(fā)高級(jí)副總裁Harry Luan

Kilopass研發(fā)出了一種全新的靜態(tài)隨機(jī)存取存儲(chǔ)器(static RAM)存儲(chǔ)單元，可被用作DRAM存儲(chǔ)單元。它被稱為垂直分層晶閘管(Vertical Layered Thyristor)存儲(chǔ)單元，或簡(jiǎn)稱VLT存儲(chǔ)單元。這種單元存儲(chǔ)的內(nèi)容是靜態(tài)的，因此不需要刷新。它可以使用現(xiàn)有晶圓工廠中的設(shè)備來(lái)制造，無(wú)須使用新的材料或工藝。

VLT器件不僅性能良好，且比傳統(tǒng)DRAM更加經(jīng)濟(jì)。在接下來(lái)的討論中，我們會(huì)先簡(jiǎn)單介紹VLT存儲(chǔ)單元，然后在成本構(gòu)成的各個(gè)方面與傳統(tǒng)DRAM進(jìn)行比較。最終我們會(huì)向讀者證明，使用VLT存儲(chǔ)單元制造的存儲(chǔ)陣列比用傳統(tǒng)DRAM存儲(chǔ)單元制造的存儲(chǔ)陣列節(jié)約大約45%的成本，并同時(shí)保持與LPDDR4標(biāo)準(zhǔn)的兼容性。

VLT存儲(chǔ)單元

Kilopass的新存儲(chǔ)單元由一個(gè)垂直分布的晶閘管(即半導(dǎo)體控制整流器，簡(jiǎn)稱SCR)構(gòu)成。pnpn堆疊構(gòu)建于一個(gè)p-阱(p-well)之上，從而防止空穴干擾相鄰的存儲(chǔ)單元。

圖1 VLT存儲(chǔ)單元pnpn堆疊形成了一個(gè)可存儲(chǔ)狀態(tài)的晶閘管。底部的n型層通過(guò)掩埋在淺溝道隔離(STI)結(jié)構(gòu)中的金屬鎢來(lái)連接，并每隔一段連接到金屬1層的銅上。

底部的n型層形成了一條掩埋的字線，字線上相鄰的單元通過(guò)淺溝道中的鎢金屬橋來(lái)連接。因?yàn)殒u材料的電阻率較高，這條掩埋的字線大概每隔32個(gè)就會(huì)抽一次頭，以確保整個(gè)掩埋段上無(wú)過(guò)大壓降。為了保持整體性能，連接這些抽頭的是一條金屬1層的銅線。

與傳統(tǒng)DRAM存儲(chǔ)單元相比，VLT存儲(chǔ)單元擁有如下特性：其存儲(chǔ)數(shù)據(jù)的機(jī)理不涉及任何新的物理結(jié)構(gòu)，也不需要使用任何新材料，所有的制造步驟都可以使用晶圓廠里現(xiàn)有的設(shè)備來(lái)完成，這意味著晶圓廠不需要投資任何新的設(shè)備；對(duì)于傳統(tǒng)DRAM生產(chǎn)商來(lái)說(shuō)，應(yīng)該會(huì)很熟悉制造VLT的每個(gè)工藝步驟；對(duì)于邏輯芯片代工廠而言，制造VLT所用的絕大多數(shù)步驟都是標(biāo)準(zhǔn)工藝步驟。在標(biāo)準(zhǔn)邏輯器件中一般不會(huì)涉及掩埋字線，然而所有其他步驟都可以使用標(biāo)準(zhǔn)CMOS工藝的設(shè)備與材料來(lái)完成。

大幅節(jié)約成本

在VLT技術(shù)和傳統(tǒng)DRAM技術(shù)之間，有五個(gè)不同點(diǎn)會(huì)導(dǎo)致二者最終成本的差異：存儲(chǔ)單元尺寸、陣列效率、金屬選擇、工藝復(fù)雜度以及刷新操作。下面我們?cè)?0納米，或至少是20余納米節(jié)點(diǎn)上進(jìn)行比較。

分析成本時(shí)，區(qū)分一個(gè)存儲(chǔ)器解決方案中的兩個(gè)構(gòu)成部分顯得至關(guān)重要。首先是存儲(chǔ)陣列，其成本受存儲(chǔ)和讀取存儲(chǔ)單元內(nèi)容的技術(shù)所限制。其次是外部的存儲(chǔ)控制器接口電路。Kilopass在其中專注于降低存儲(chǔ)陣列的制造成本。雖然外部控制邏輯也會(huì)從我們的技術(shù)中受益，但量化比較存儲(chǔ)陣列的成本會(huì)更為直觀。

存儲(chǔ)單元大小

一個(gè)典型的、基于電容的DRAM存儲(chǔ)單元在20余納米工藝節(jié)點(diǎn)上的尺寸是54 nm×62 nm，即3348 nm2。DRAM通常被認(rèn)為有一個(gè)抽象的存儲(chǔ)單元面積，即6 F2，F(xiàn)在這里代表最小的工藝特征尺寸。對(duì)于這類DRAM，所測(cè)得存儲(chǔ)單元的特征尺寸F為23.6 nm，這與其工藝節(jié)點(diǎn)的尺寸范圍相符合。我們可以用這個(gè)F值來(lái)與VLT存儲(chǔ)單元進(jìn)行比較。

VLT存儲(chǔ)單元的尺寸是52 nm×45 nm，即2496 nm2，相比傳統(tǒng)DRAM所節(jié)省的面積恰好超過(guò)25%。使用23.6 nm的F值，我們發(fā)現(xiàn)VLT存儲(chǔ)單元的抽象面積是4.47F2。

存儲(chǔ)陣列效率

每種存儲(chǔ)器的結(jié)構(gòu)都會(huì)有一個(gè)容量上限，即存儲(chǔ)陣列片，簡(jiǎn)稱MAT。這個(gè)容量上限由驅(qū)動(dòng)晶體管驅(qū)動(dòng)字線的能力以及位線上傳感電壓差的能力決定。整個(gè)存儲(chǔ)器通過(guò)這些MAT排列而成，以達(dá)到期望的存儲(chǔ)容量。如果MAT容量較小，想達(dá)到同樣的總?cè)萘縿t需要排列更多的MAT。

由于使用銅作為金屬1層來(lái)連接掩埋的字線，VLT的結(jié)構(gòu)可以將字線大幅度增長(zhǎng)，從而增大MAT的容量。因?yàn)槊總€(gè)MAT都需要配以相應(yīng)的譯碼器和驅(qū)動(dòng)晶體管，MAT數(shù)量減少意味著除了存儲(chǔ)陣列之外的芯片面積相對(duì)減少，從而提升了陣列效率。

VLT存儲(chǔ)器也可以支持更長(zhǎng)的位線，因?yàn)樗⒉灰蕾囯姾煞峙鋪?lái)檢測(cè)存儲(chǔ)單元的內(nèi)容。

舉例來(lái)說(shuō)，傳統(tǒng)DRAM MAT支持的存儲(chǔ)陣列規(guī)模為620 Kb；而VLT MAT的存儲(chǔ)陣列規(guī)模則大得多，為8 Mb。對(duì)于一個(gè)給定的MAT，VLT技術(shù)可以實(shí)現(xiàn)的MAT整體尺寸為245.68 μm×110.22 μm，即27 079 μm2。8 Mb的聯(lián)合存儲(chǔ)單元區(qū)域總計(jì)達(dá)20 938 μm2，存儲(chǔ)陣列效率為77%。在同類工藝上，傳統(tǒng)DRAM MAT的存儲(chǔ)陣列效率已被確定為65%。

一個(gè)8 Gb的存儲(chǔ)器需要13 568個(gè)傳統(tǒng)DRAM MAT，換成VLT MAT的話，僅需要1024個(gè)。更小的存儲(chǔ)單元和更大MAT所帶來(lái)的效率提升，創(chuàng)造了尺寸為8.4 mm×4.6 mm=38.64 mm2的VLT存儲(chǔ)陣列。這一大小可以與標(biāo)準(zhǔn)DRAM 8 Gb存儲(chǔ)陣列的大小形成對(duì)比，后者的尺寸為9.7 mm×5.8 mm=56.26 mm2。同等容量的VLT存儲(chǔ)陣列比傳統(tǒng)存儲(chǔ)陣列在尺寸上要小31%。

之前所計(jì)算的存儲(chǔ)陣列效率是針對(duì)單一的MAT。將總?cè)萘繛? Gb的MAT加起來(lái)，除以以上的總面積，可以計(jì)算出整個(gè)存儲(chǔ)芯片的陣列效率。對(duì)于傳統(tǒng)DRAM，存儲(chǔ)單元面積為28.8 mm2，效率為51%。對(duì)于VLT存儲(chǔ)單元，存儲(chǔ)單元面積為21.4 mm2，效率超過(guò)了55%。

金屬1層

按照慣例，金屬1層用鎢制造。這是一種比較便宜的材料，而且也易于做出所需的圖形。然而它不是一種特別良好的導(dǎo)體。為了輔助由鎢做成的掩埋字線，VLT存儲(chǔ)器使用銅材料作為金屬1層，它比鎢材料貴大約3%。

盡管VLT使用較貴的銅來(lái)保持一定的字線電壓，但使用銅之后，即使考慮到更大的線寬以及最小尺寸，銅線仍然可以比鎢線驅(qū)動(dòng)更長(zhǎng)的字線，從而提升了陣列效率，彌補(bǔ)了使用銅所增加的成本。

工藝復(fù)雜性

制造傳統(tǒng)DRAM的工藝是很復(fù)雜的，掩埋的字線要在晶體管電路的下面，存儲(chǔ)電容又要在晶體管上方。制造VLT存儲(chǔ)器所需的工藝步驟數(shù)量大約只有基于電容的DRAM所需工藝步驟數(shù)量的三分之二。按通常的說(shuō)法，DRAM制造中60%的成本都消耗在構(gòu)造存儲(chǔ)電容上。由于基于VLT的存儲(chǔ)單元沒(méi)有存儲(chǔ)電容，將會(huì)大大節(jié)約成本。

我們對(duì)于某款20余納米節(jié)點(diǎn)傳統(tǒng)DRAM的分析揭示了其生產(chǎn)過(guò)程中為了構(gòu)建電容所使用的復(fù)雜工藝與技術(shù)。相反，在VLT DRAM存儲(chǔ)單元中并不需要使用電容。

下面就舉幾個(gè)例子說(shuō)明傳統(tǒng)DRAM制造的復(fù)雜程度：

① 存儲(chǔ)電容使用由ZrO2/Al2O3/ZrO2(通常簡(jiǎn)寫為ZAZ)材料所做成的圓柱形堆疊。除了存儲(chǔ)電容以外，其他任何電路都沒(méi)有使用這種典型結(jié)構(gòu)。

② 先進(jìn)工藝節(jié)點(diǎn)上的存儲(chǔ)電容沿著自身邊沿使用了空氣隙。

③ 構(gòu)建存儲(chǔ)電容需要至少兩個(gè)額外的選擇性外延工藝步驟。

④ 電容器極高的高寬比帶來(lái)了機(jī)械應(yīng)力，它們必須通過(guò)一個(gè)或多個(gè)“機(jī)械增強(qiáng)存儲(chǔ)節(jié)點(diǎn)”(通常簡(jiǎn)寫為MESH架構(gòu))形成支撐來(lái)加以降低。

刷 新

DRAM的動(dòng)態(tài)性是由其漏電并需要被持續(xù)刷新的特性決定的。讀取過(guò)程也是破壞性的，這意味著在每次讀取之后，必須恢復(fù)其數(shù)值。并且，對(duì)存儲(chǔ)器執(zhí)行寫操作需要涉及一個(gè)讀取-修改-寫入周期，以確保沿著一個(gè)存儲(chǔ)頁(yè)的所有存儲(chǔ)單元都保持其正確數(shù)值。這涉及一個(gè)非常復(fù)雜的機(jī)制，原本十分簡(jiǎn)單的狀態(tài)機(jī)因此被大大復(fù)雜化，并使電路和成本都有所增加。

結(jié) 語(yǔ)