存儲(chǔ)單元
- 一種高性能低成本閃存系統(tǒng)設(shè)計(jì)
,向存儲(chǔ)板的存儲(chǔ)單元傳輸控制命令,同時(shí)管理數(shù)據(jù)的復(fù)接及分發(fā),通過(guò)20路GTH將數(shù)據(jù)包傳輸給10個(gè)存儲(chǔ)單元,每個(gè)存儲(chǔ)單元對(duì)應(yīng)2路GTH。存儲(chǔ)板為存儲(chǔ)基本單元,以NAND FLASH作為存儲(chǔ)介質(zhì),管理NAND FLASH地址映射關(guān)系及壞塊替換,管理NAND FLASH的接口控制器,將數(shù)據(jù)存儲(chǔ)到NAND FLASH中。壓縮板為存儲(chǔ)后級(jí)處理單元,管理對(duì)圖像數(shù)據(jù)的壓縮功能。存儲(chǔ)系統(tǒng)工作在記錄模式時(shí),數(shù)據(jù)輸入接口板接收高速串行圖像數(shù)據(jù),將數(shù)據(jù)幀送至相應(yīng)的數(shù)據(jù)緩存區(qū)。緩
無(wú)線互聯(lián)科技 2023年22期2024-01-21
- Flash 型FPGA 內(nèi)嵌BRAM 測(cè)試技術(shù)研究
在一個(gè)單獨(dú)的存儲(chǔ)單元上發(fā)生的故障，不受其他存儲(chǔ)單元的影響。單單元故障主要包括固定故障（SAF）、轉(zhuǎn)換故障（TF）、寫干擾故障（WDF）、讀破壞故障（RDF）、偽讀破壞故障（DRDF）、錯(cuò)誤讀取故障（IRF）、地址譯碼故障（ADF）和字內(nèi)故障[10]。SAF 是指對(duì)存儲(chǔ)單元進(jìn)行任何讀寫操作都不影響它的故障狀態(tài)值。存儲(chǔ)單元的固定值為0 或1（記為SAF0 或SAF1）且不發(fā)生改變。TF 是指存儲(chǔ)單元的狀態(tài)值無(wú)法從0 跳變到1，或無(wú)法從1 跳變到0。WDF 是指
電子與封裝 2023年12期2023-12-31
- 一種基于Hierarchy LUT 的可重構(gòu)S-box 實(shí)現(xiàn)方法
找表。通常將存儲(chǔ)單元用于Look Up Table(LUT)，存儲(chǔ)字節(jié)替換表。由于存儲(chǔ)單元中的字節(jié)替換表可以很方便地更新，這種方法被廣泛應(yīng)用于分組密碼的可重構(gòu)實(shí)現(xiàn)[2-3,9-10]。相比與基于邏輯的方法，其缺點(diǎn)是需要占用更多的硬件資源，特別是在支持幾種不同的S-box 操作時(shí)[3]。為了減少面積的資源消耗，文獻(xiàn)[2]提出由多個(gè)子系統(tǒng)組成存儲(chǔ)系統(tǒng)，謀求性能和資源的平衡，實(shí)用效果有限?；谏鲜鰡?wèn)題，本文提出了一種4R/1W 存儲(chǔ)結(jié)構(gòu)，并基于此存儲(chǔ)單元構(gòu)建分層
電子技術(shù)應(yīng)用 2023年1期2023-02-14
- 面向存儲(chǔ)空間受限的分揀系統(tǒng)內(nèi)多類型存儲(chǔ)單元數(shù)量配置
定數(shù)量的板材存儲(chǔ)單元。由于存儲(chǔ)單元是圍繞著定點(diǎn)機(jī)械手設(shè)置的，因機(jī)械手的活動(dòng)范圍有限，導(dǎo)致總體存儲(chǔ)空間受到限制。如果這些存儲(chǔ)單元的尺寸相同，會(huì)浪費(fèi)存儲(chǔ)空間(小尺寸的板材占用大尺寸的存儲(chǔ)空間)，使得有限空間內(nèi)存儲(chǔ)單元的數(shù)量較少，無(wú)法滿足生產(chǎn)需求。另一方面，鑒于生產(chǎn)批次中訂單情況的不確定性，設(shè)置不同數(shù)量不同尺寸的存儲(chǔ)單元，雖然能夠有效地利用存儲(chǔ)空間，但卻存在著較大尺寸的板材偶爾會(huì)出現(xiàn)無(wú)法存放的風(fēng)險(xiǎn)。針對(duì)這一問(wèn)題，本文考慮生產(chǎn)批次訂單情況的不確定性，研究在一定風(fēng)險(xiǎn)
工業(yè)工程 2022年6期2023-01-06
- KD511：一種專利托管繳費(fèi)提醒智能分析系統(tǒng)
單片機(jī)、數(shù)據(jù)存儲(chǔ)單元和信息對(duì)比單元。單片機(jī)與所述通訊模塊電性連接，數(shù)據(jù)存儲(chǔ)單元用于存儲(chǔ)用戶信息、用戶的歷史付費(fèi)信息和用戶續(xù)費(fèi)時(shí)間節(jié)點(diǎn)，數(shù)據(jù)存儲(chǔ)單元通過(guò)通訊模塊將存儲(chǔ)的相關(guān)數(shù)據(jù)發(fā)送至主控模塊，本發(fā)明實(shí)現(xiàn)專利托管繳費(fèi)的智能化，保證專利申請(qǐng)過(guò)程中對(duì)于繳費(fèi)系統(tǒng)的充分利用，為專利申請(qǐng)人提供保障。專利號(hào)：201911231153.6
科技創(chuàng)新與品牌 2022年6期2022-07-27
- 一種28 nm工藝下抗單粒子翻轉(zhuǎn)SRAM的12T存儲(chǔ)單元設(shè)計(jì)
節(jié)點(diǎn)收集，使存儲(chǔ)單元原本的存儲(chǔ)狀態(tài)發(fā)生翻轉(zhuǎn)，產(chǎn)生軟錯(cuò)誤，稱為單粒子翻轉(zhuǎn)效應(yīng)(single event upset, SEU)[1-3]。靜態(tài)隨機(jī)存儲(chǔ)器(static random-access memory, SRAM)是一種常見(jiàn)的CMOS存儲(chǔ)器，它由2個(gè)耦合反相器和一對(duì)選通管組成。在片上系統(tǒng)(system on chip，SoC)中，SRAM往往占據(jù)整個(gè)芯片面積的50%以上。所以，降低SEU對(duì)SRAM的影響，可大幅提高輻射環(huán)境中電路的可靠性。通過(guò)設(shè)計(jì)特殊
現(xiàn)代應(yīng)用物理 2022年1期2022-05-17
- 全耗盡絕緣體上硅氧化鉿基鐵電場(chǎng)效應(yīng)晶體管存儲(chǔ)單元單粒子效應(yīng)計(jì)算機(jī)模擬研究*
電存儲(chǔ)器根據(jù)存儲(chǔ)單元結(jié)構(gòu)的不同可分為電容型和鐵電場(chǎng)效應(yīng)晶體管(ferroelectric field-effect transistor,FeFET)型存儲(chǔ)器.與傳統(tǒng)的電容型鐵電存儲(chǔ)器相比,FeFET具有集成度高、非破壞性讀出、與互補(bǔ)型金屬氧化物半導(dǎo)體(complementary metal oxide semiconductor,CMOS)工藝兼容性好等優(yōu)點(diǎn)[4-6],是目前非易失性存儲(chǔ)器件中有力競(jìng)爭(zhēng)者.自Müller 等[7]首次發(fā)現(xiàn)Si 摻雜HfO2
物理學(xué)報(bào) 2022年6期2022-03-30
- 高可靠性的讀寫分離14T 存儲(chǔ)單元設(shè)計(jì)*
年來(lái)，抗輻射存儲(chǔ)單元設(shè)計(jì)被認(rèn)為是提高電路抗輻射能力的一種有效方法。但是，通過(guò)改變電路結(jié)構(gòu)來(lái)降低SRAM 單元的軟錯(cuò)誤率會(huì)增加額外的電路成本[7-9]。因此，有必要提出一種高性能、高可靠性的SRAM 單元。近年來(lái)，研究人員對(duì)CMOS 工藝下的存儲(chǔ)單元電路展開(kāi)加固設(shè)計(jì)研究，并提出了多種抗SEU 存儲(chǔ)電路加固設(shè)計(jì)結(jié)構(gòu)[10-13]。一些具有顯著輻射耐受能力的SRAM 單元被報(bào)道，如文獻(xiàn)[5]中提出的雙聯(lián)鎖存儲(chǔ)單元（DICE），它由12 個(gè)晶體管組成，其中Q、QB
電子與封裝 2022年1期2022-02-17
- 3D NAND 閃存的層間差異特性的研究
。不同于以往存儲(chǔ)單元只分布在平面上，3D 堆疊技術(shù)利用了NAND閃存芯片垂直方向上的空間，將存儲(chǔ)單元在垂直方向進(jìn)行堆疊，從而實(shí)現(xiàn)即使在使用較老的生產(chǎn)工藝的情況下都能極大地提高NAND 閃存的存儲(chǔ)容量[2]。3D 堆疊技術(shù)在使得NAND 閃存的存儲(chǔ)密度得到極大提升的同時(shí)，也導(dǎo)致了NAND 閃存的結(jié)構(gòu)更加復(fù)雜、信道噪聲更加多樣，給NAND閃存的可靠性帶來(lái)了更大的挑戰(zhàn)。2018 年，Wu 等[3]發(fā)現(xiàn)一個(gè)塊的不同層的字線受到讀干擾的影響是非均勻的。2019 年，
應(yīng)用科技 2021年5期2021-11-29
- 以雙字線雙閾值4T SRAM 為基礎(chǔ)的存內(nèi)計(jì)算設(shè)計(jì)
—存算一體即存儲(chǔ)單元，不僅可以實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)與讀取，而且存儲(chǔ)數(shù)據(jù)無(wú)需輸出到外圍電路，在讀取數(shù)據(jù)的同時(shí)即可完成運(yùn)算。存算一體架構(gòu)已廣泛地應(yīng)用到機(jī)器學(xué)習(xí)、人工智能等領(lǐng)域中[1-2]。存內(nèi)計(jì)算架構(gòu)的提出不僅極大提升了數(shù)據(jù)運(yùn)算的效率，而且有效降低了存儲(chǔ)系統(tǒng)的能耗，提高了存儲(chǔ)系統(tǒng)的吞吐量[3]。但是由于芯片面積的限制，片上系統(tǒng)能夠集成存儲(chǔ)單元的數(shù)量受到嚴(yán)重限制。為了實(shí)現(xiàn)大容量、低成本的存儲(chǔ)器設(shè)計(jì)[4]，人們對(duì)傳統(tǒng)靜態(tài)隨機(jī)存儲(chǔ)器（static random acces
計(jì)算機(jī)與生活 2021年11期2021-11-17
- 自動(dòng)化立體庫(kù)存儲(chǔ)單元規(guī)格設(shè)計(jì)方法
化立體庫(kù)中，存儲(chǔ)單元將品種繁多、大小不一的貨物以集裝單元的方式存儲(chǔ)和輸送。因此存儲(chǔ)單元規(guī)格尺寸在整個(gè)自動(dòng)化立體庫(kù)規(guī)劃設(shè)計(jì)中具有十分重要的作用，同時(shí)也影響著倉(cāng)庫(kù)的建設(shè)投資。目前國(guó)內(nèi)自動(dòng)化立體庫(kù)普遍采用1200mm×1000mm標(biāo)準(zhǔn)托盤為載體設(shè)計(jì)存儲(chǔ)單元，但是在某些具體情況下，使用標(biāo)準(zhǔn)托盤存在著貨物堆碼率較低，建筑空間利用率較低的情況。因此，標(biāo)準(zhǔn)托盤并非最合適的托盤尺寸，在對(duì)自動(dòng)化立體庫(kù)進(jìn)行規(guī)劃時(shí)，需要重新對(duì)存儲(chǔ)單元的平面規(guī)格和高度規(guī)格進(jìn)行設(shè)計(jì)，進(jìn)而確定最適合
制造業(yè)自動(dòng)化 2021年10期2021-11-04
- 一種HfOx阻變存儲(chǔ)器的1T1R單元設(shè)計(jì)
進(jìn)行1T1R存儲(chǔ)單元設(shè)計(jì)，采用低壓NMOS控制，提高1T1R單元的集成度，降低操作電壓，以突破傳統(tǒng)非易失性存儲(chǔ)器閃存所面臨的設(shè)計(jì)瓶頸，并最終流片驗(yàn)證。設(shè)計(jì)和測(cè)試結(jié)果表明最小存儲(chǔ)單元面積達(dá)0.053um2，操作電壓控制在1.8V以內(nèi)。以閃存為基礎(chǔ)的非易失性存儲(chǔ)架構(gòu)雖是目前的主流方案，但是伴隨著工藝制程地進(jìn)步，其在物理、工藝、成本等諸多方面上面臨著難以突破的瓶頸。阻變存儲(chǔ)器(resistor RAM,RRAM)作為一種新型存儲(chǔ)器，可以有效的解決如今的困境，被認(rèn)
電子世界 2021年11期2021-06-30
- 一種基于查找表的移位寄存器鏈的設(shè)計(jì)
查找表的配置存儲(chǔ)單元作為移位基本模塊，通過(guò)對(duì)時(shí)鐘和寫使能的控制，兩個(gè)存儲(chǔ)單元作為一個(gè)周期移位基本單元，對(duì)查找表的存儲(chǔ)資源進(jìn)行重復(fù)利用，有效地實(shí)現(xiàn)了寬時(shí)鐘周期的移位功能。圖1 DFF 級(jí)聯(lián)移位寄存器查找表的基本原理是采用二選一的復(fù)用器組成的一種樹(shù)形結(jié)構(gòu)，查找表樹(shù)形結(jié)構(gòu)的最后一級(jí)是單個(gè)二選一的復(fù)用器，前面每一級(jí)復(fù)用器的數(shù)量依次遞增，都是后一級(jí)的兩倍，第一級(jí)選擇器（MUX）用于接收靜態(tài)存儲(chǔ)單元（SRAM）中的值，實(shí)現(xiàn)1 個(gè)n 輸入的查找表需要2n 個(gè)SRAM 存
電子與封裝 2021年3期2021-03-29
- 一種新型密集堆垛式倉(cāng)儲(chǔ)系統(tǒng)設(shè)計(jì)
對(duì)堆垛式貨架存儲(chǔ)單元尺寸的設(shè)計(jì)及數(shù)量的合理組合，可以形成多種滿足客戶需要的密集堆垛式倉(cāng)儲(chǔ)系統(tǒng)，此系統(tǒng)將傳統(tǒng)的輥?zhàn)庸潭ㄔO(shè)計(jì)為可以存取貨物升降的輥?zhàn)咏M合，減少傳統(tǒng)動(dòng)力式貨架輥?zhàn)拥氖褂脭?shù)量，降低了倉(cāng)儲(chǔ)系統(tǒng)的造價(jià)，提高了貨物出入庫(kù)效率。關(guān)鍵詞：密集;堆垛式;存儲(chǔ)單元;貨架倉(cāng)儲(chǔ)中圖分類號(hào)：F253.9? ? ? ? 文獻(xiàn)標(biāo)志碼：A? ? ? ? ?文章編號(hào)：2095-2945（2020）29-0104-02Abstract： In this paper， a kin
科技創(chuàng)新與應(yīng)用 2020年29期2020-10-20
- 高密度多電平閃存信道參數(shù)估計(jì)算法
,5-6]。存儲(chǔ)單元在使用過(guò)程中會(huì)有不同程度的磨損，導(dǎo)致電子容易從存儲(chǔ)單元中泄露出去，從而造成讀電壓的減小，這就是持久性干擾的成因。這就說(shuō)明持久性干擾在閃存的生命周期內(nèi)一直存在，影響閃存的壽命以及數(shù)據(jù)的可靠性。為了減小持久性干擾所帶來(lái)的影響，掉電的信道估計(jì)算法被提出。然而，該算法復(fù)雜度太高難以應(yīng)用于實(shí)際系統(tǒng)中。鑒此，本文利用持久性干擾的特點(diǎn)對(duì)信道估計(jì)算進(jìn)行簡(jiǎn)化，以減少計(jì)算復(fù)雜度和提高精度。1 信道模型不失一般性，所提的算法在多電平（multilevel c
應(yīng)用科技 2020年1期2020-06-18
- MLC型NAND閃存中基于MI異構(gòu)的Polar碼優(yōu)化
減小也縮短了存儲(chǔ)單元間的距離，單元間干擾（cell-to-cell interference，CCI）的影響會(huì)降低閃存存儲(chǔ)系統(tǒng)的可靠性.而傳統(tǒng)的糾錯(cuò)碼——BCH 碼無(wú)法滿足MLC 型閃存的差錯(cuò)控制需求，因此利用新型糾錯(cuò)碼改善高密度存儲(chǔ)系統(tǒng)中數(shù)據(jù)的耐久度與可靠性成為現(xiàn)階段閃存研究的重點(diǎn)之一[2].Polar 碼由Arikan 于2009 年提出，是目前唯一一種能被嚴(yán)格證明在編譯碼復(fù)雜度較低的情況下達(dá)到香農(nóng)極限的線性分組碼[3]，因其具有容量限可達(dá)、構(gòu)造方式明
應(yīng)用科學(xué)學(xué)報(bào) 2020年3期2020-06-13
- HfO2基鐵電場(chǎng)效應(yīng)晶體管讀寫電路的單粒子翻轉(zhuǎn)效應(yīng)模擬*
場(chǎng)效應(yīng)晶體管存儲(chǔ)單元和外圍靈敏放大器敏感節(jié)點(diǎn)后讀寫數(shù)據(jù)的變化情況, 分析了讀寫數(shù)據(jù)波動(dòng)的內(nèi)在機(jī)制.結(jié)果表明: 高能粒子入射該讀寫電路中的鐵電存儲(chǔ)單元漏極時(shí), 處于“0”狀態(tài)的存儲(chǔ)單元產(chǎn)生的電子空穴對(duì)在器件內(nèi)部堆積, 使得柵極的電場(chǎng)強(qiáng)度和鐵電極化增大, 而處于“1”狀態(tài)的存儲(chǔ)單元由于源極的電荷注入作用使得輸出的瞬態(tài)脈沖電壓信號(hào)有較大波動(dòng); 高能粒子入射放大器靈敏節(jié)點(diǎn)時(shí), 產(chǎn)生的收集電流使處于讀“0”狀態(tài)的放大器開(kāi)啟, 導(dǎo)致輸出數(shù)據(jù)波動(dòng), 但是其波動(dòng)時(shí)間僅為0
物理學(xué)報(bào) 2020年9期2020-05-16
- 固態(tài)硬盤的容量要翻身了解即將到來(lái)的PLC閃存
，SLC每個(gè)存儲(chǔ)單元只存儲(chǔ)1bit數(shù)據(jù)，它的性能最好，壽命也最長(zhǎng)。缺點(diǎn)就是成本最高，容量偏低。作為接替者，MLC每個(gè)存儲(chǔ)單元可以存儲(chǔ)2bit數(shù)據(jù)，所以同樣的單元數(shù)量下，存儲(chǔ)容量一下就翻倍了，也就是容量/成本比大幅提高。雖然因?yàn)榇鎯?chǔ)方式更復(fù)雜，所以性能和壽命（擦寫次數(shù)）比SLC要低，但是對(duì)消費(fèi)者甚至商業(yè)用戶來(lái)說(shuō)完全夠用了?？墒荕LC的容量極限也很快達(dá)到了，因此又誕生了TLC閃存顆粒，這也是目前主流的固態(tài)硬盤閃存（圖2），TLC的1個(gè)存儲(chǔ)器存儲(chǔ)單元可存放3bi
電腦愛(ài)好者 2020年5期2020-05-11
- 淺談C語(yǔ)言中數(shù)組變量的教學(xué)
用計(jì)算機(jī)中的存儲(chǔ)單元，一個(gè)變量標(biāo)識(shí)了計(jì)算機(jī)中的一塊存儲(chǔ)單元。存儲(chǔ)單元是內(nèi)存塊在C語(yǔ)言中的抽象，具有固定的大小，分類型，某類存儲(chǔ)單元只能存放該類數(shù)據(jù)。語(yǔ)句int i;定義了一個(gè)整型（int）變量i，它對(duì)應(yīng)于一個(gè)整型（int）存儲(chǔ)單元，只能存儲(chǔ)一個(gè)整數(shù)（int）。語(yǔ)句int*pi;定義一個(gè)整型指針變量pi，它對(duì)應(yīng)于一個(gè)整型指針（int*）存儲(chǔ)單元，只能存儲(chǔ)一個(gè)整型存儲(chǔ)單元的地址（int*）。與普通變量存儲(chǔ)常見(jiàn)的數(shù)據(jù)不同，指針變量用于存儲(chǔ)地址。地址是存儲(chǔ)單元在計(jì)
現(xiàn)代計(jì)算機(jī) 2020年36期2020-03-08
- 浮點(diǎn)類型有效位數(shù)計(jì)算與應(yīng)用分析
;有效位數(shù);存儲(chǔ)單元;數(shù)制轉(zhuǎn)換;不精確表示DOI：10. 11907/rjdk. 182282中圖分類號(hào)：TP301文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1672-7800（2019）004-0050-070 引言數(shù)據(jù)在計(jì)算機(jī)內(nèi)存中是以二進(jìn)制存放的[1-3]?；菊蚷nt類型在存儲(chǔ)單元中的存儲(chǔ)方式用整數(shù)補(bǔ)碼存放[1]。Visual c++6.0為每一個(gè)int型數(shù)據(jù)分配4個(gè)字節(jié)（32位）。對(duì)于整數(shù)補(bǔ)碼的求法有以下規(guī)定：一個(gè)正數(shù)的補(bǔ)碼是其二進(jìn)制形式;一個(gè)負(fù)數(shù)的補(bǔ)碼，應(yīng)先獲
軟件導(dǎo)刊 2019年4期2019-06-09
- 基于粒度劃分的內(nèi)河集裝箱船全航線配載研究*
單個(gè)箱位作為存儲(chǔ)單元設(shè)計(jì)模型和算法[12-13].由于內(nèi)河集裝箱船舶船體較小、船方更加強(qiáng)調(diào)艙容利用率，本文將內(nèi)河集裝箱船各個(gè)貝劃分為不同粒度的存儲(chǔ)單元，結(jié)合數(shù)學(xué)規(guī)劃方法，構(gòu)建基于粒度劃分策略的內(nèi)河集裝箱船全航線配載模型，實(shí)現(xiàn)航線同目的港集裝箱在內(nèi)河船舶存儲(chǔ)單元的集中堆放，進(jìn)而提高船舶利用率.結(jié)合長(zhǎng)江真實(shí)運(yùn)輸場(chǎng)景設(shè)計(jì)多組算例，通過(guò)算例驗(yàn)證模型的有效性.1 問(wèn)題描述集裝箱船全航線配載問(wèn)題可歸為多港主貝計(jì)劃問(wèn)題(multi-port master bay pla
- 一種FIFO的讀寫單元設(shè)計(jì)
O 電路中的存儲(chǔ)單元[1]。FIFO 的存儲(chǔ)單元決定了整個(gè)電路的芯片面積，同時(shí)存儲(chǔ)單元的讀寫速度會(huì)影響整體電路的性能，也影響整體電路的速度和功耗。FIFO 電路通常利用雙口RAM 和讀寫指針來(lái)控制存儲(chǔ)單元的讀寫功能，相比于普通的存儲(chǔ)器，主要的區(qū)別是FIFO 沒(méi)有外部讀寫地址線，相應(yīng)的地址是由內(nèi)部讀寫指針自動(dòng)加1 完成的。FIFO 電路的控制和使用相對(duì)簡(jiǎn)單：順序地寫入數(shù)據(jù)，再順序地讀出數(shù)據(jù)。2 存儲(chǔ)單元設(shè)計(jì)對(duì)先入先出存儲(chǔ)器FIFO 的合理設(shè)計(jì)，可以使接口數(shù)據(jù)
微處理機(jī) 2019年1期2019-04-09
- FPGA大氣中子輻射效應(yīng)仿真研究?
內(nèi)因在于，其存儲(chǔ)單元（SRAM）中的NMOS管受粒子入射影響，產(chǎn)生瞬態(tài)脈沖電流，該脈沖電流作用于整個(gè)SRAM電路結(jié)構(gòu)中，改變其存儲(chǔ)狀態(tài)，影響整個(gè)FPGA的正常功能［9～10］。2 SRAM結(jié)構(gòu)分析與模型建立2.1 SRAM電路結(jié)構(gòu)分析與工藝參數(shù)SRAM就是靜態(tài)隨機(jī)存儲(chǔ)器，其結(jié)構(gòu)原理示意圖如圖1所示，SRAM一般由存儲(chǔ)單元陣列、地址譯碼器、靈敏放大器、控制電路以及驅(qū)動(dòng)電路五個(gè)結(jié)構(gòu)組成。存儲(chǔ)單元陣列是SRAM實(shí)現(xiàn)功能的關(guān)鍵部分，而剩下的四個(gè)部分主要負(fù)責(zé)為存儲(chǔ)單
計(jì)算機(jī)與數(shù)字工程 2019年1期2019-03-01
- 面向復(fù)雜應(yīng)用的數(shù)據(jù)記錄與處理系統(tǒng)問(wèn)世
分組成：智能存儲(chǔ)單元（ISE）和可插入智能存儲(chǔ)單元的面板以及可拆卸、手機(jī)觸摸屏大小的控制器。智能存儲(chǔ)單元是一種堅(jiān)固的可移動(dòng)模塊，取代傳統(tǒng)的可移動(dòng)存儲(chǔ)設(shè)備。系統(tǒng)的核心是智能存儲(chǔ)單元，提供智能化的編碼、格式化、存儲(chǔ)、流傳輸和共享多達(dá)兩個(gè)頻道的高清視頻，同時(shí)充當(dāng)文件服務(wù)器。此外，它利用該公司的姊妹公司德?tīng)査?shù)字視頻公司（Delta Digital Video）的最新編碼技術(shù)，產(chǎn)生與MISB兼容的視頻流，通過(guò)網(wǎng)絡(luò)進(jìn)行記錄和/或流傳輸。面板包含系統(tǒng)電源、USB到網(wǎng)絡(luò)
無(wú)人機(jī) 2018年10期2019-01-11
- 云計(jì)算環(huán)境下的電子文件遷移模型分析
的因素，平衡存儲(chǔ)單元負(fù)載，保證計(jì)算性能的重復(fù)發(fā)揮[1]。1 文件遷移模型1.1 模型描述負(fù)載平衡調(diào)整電子文件訪問(wèn)的負(fù)載差異，訪問(wèn)頻率、大小敏感的遷徙模型，采用占用量概念對(duì)云端資源的負(fù)載壓力進(jìn)行描述，其受以下因素影響：(1) 訪問(wèn)次數(shù)與占用量值成正比；(2) 并發(fā)數(shù)，特別是平均并發(fā)數(shù)的增加，遷移文件的占用量值隨之增加；(3) 電子文件越大，遷移占用量值越高。(1) 在第i次訪問(wèn)前，云端存儲(chǔ)文件fk未被訪問(wèn)，則e(fk，i)=0(2) 在第i次訪問(wèn)時(shí)，云端存儲(chǔ)
微型電腦應(yīng)用 2018年11期2018-11-22
- 數(shù)據(jù)在計(jì)算機(jī)內(nèi)存中的存儲(chǔ)形式及實(shí)驗(yàn)驗(yàn)證
數(shù)據(jù) 內(nèi)存 存儲(chǔ)單元 小端存儲(chǔ)中圖分類號(hào)：TP391.41 文獻(xiàn)標(biāo)識(shí)碼：A1數(shù)值型數(shù)據(jù)在計(jì)算機(jī)中的存儲(chǔ)1.1存儲(chǔ)概述現(xiàn)將C語(yǔ)言作為例子，其所有的基本數(shù)據(jù)類型，均是符合人類世界和自然世界的邏輯進(jìn)行設(shè)計(jì)的。在計(jì)算機(jī)中，并沒(méi)有int、float等等類型，均是以0和1 進(jìn)行表示和描述的，所有的數(shù)據(jù)也是通過(guò)0和1在計(jì)算機(jī)中進(jìn)行存儲(chǔ)的。理解數(shù)據(jù)的存儲(chǔ)，最根本的問(wèn)題是要了解二進(jìn)制，即計(jì)算機(jī)中數(shù)據(jù)存儲(chǔ)的最基本形式。進(jìn)制，通俗講是規(guī)定的進(jìn)位的方法，對(duì)于任何一種的進(jìn)制—X進(jìn)制
科教導(dǎo)刊·電子版 2018年2期2018-06-05
- 氧分壓對(duì)Ni/HfOx/TiN阻變存儲(chǔ)單元阻變特性的影響?
特性,認(rèn)為該存儲(chǔ)單元在低阻態(tài)時(shí)的導(dǎo)電細(xì)絲是由金屬Ni導(dǎo)電細(xì)絲和氧空位導(dǎo)電細(xì)絲共同形成的.阻變機(jī)理的不明確制約了阻變存儲(chǔ)器件的進(jìn)一步發(fā)展.為進(jìn)一步探究氧離子濃度對(duì)阻變器件性能的影響,本文制備了Ni/HfOx/TiN結(jié)構(gòu)的阻變存儲(chǔ)單元,其中介質(zhì)層氧化鉿在不同氧分壓的條件下利用射頻磁控的方法制備;通過(guò)研究氧離子濃度對(duì)阻變特性的影響,并根據(jù)電流-電壓(I-V)曲線擬合以及外加溫度測(cè)試,對(duì)高低阻態(tài)的阻變機(jī)理進(jìn)行了分析.2 實(shí)驗(yàn)采用射頻磁控濺射,利用金屬Hf靶材,改變
物理學(xué)報(bào) 2018年5期2018-03-27
- 你認(rèn)識(shí)的存儲(chǔ)器真的是你認(rèn)識(shí)的存儲(chǔ)器嗎？
存儲(chǔ)器芯片由存儲(chǔ)單元構(gòu)成（如圖1所示），這是一種微型電路，帶有一個(gè)電容器（用于將數(shù)據(jù)作為電荷存儲(chǔ)）以及一個(gè)或多個(gè)晶體管（用于激活數(shù)據(jù)）。電容器的充放電對(duì)應(yīng)兩個(gè)可能的數(shù)據(jù)值（“1”或“0”），這里最小的數(shù)據(jù)單位稱作“位”。這些存儲(chǔ)單元按行排列，采用位線結(jié)構(gòu)，連接到稱作字線的存儲(chǔ)器“地址”（如圖2所示）。通過(guò)該地址可確認(rèn)數(shù)據(jù)存儲(chǔ)的位置，字線形成一條電子路徑，允許該行的所有存儲(chǔ)單元于同一時(shí)間激活，以便存儲(chǔ)（“寫”）或檢索（“讀”）。數(shù)據(jù)訪問(wèn)通過(guò)電信號(hào)啟動(dòng)，即一個(gè)
電子工業(yè)專用設(shè)備 2018年1期2018-03-16
- FPGA上電復(fù)位過(guò)程的存儲(chǔ)單元讀寫檢測(cè)方法
電復(fù)位過(guò)程的存儲(chǔ)單元讀寫檢測(cè)方法耿 楊1，謝 杰2，徐玉婷1，張勝?gòu)V2（1．無(wú)錫中微億芯有限公司，江蘇無(wú)錫 214072；2．中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫 214072）基于FPGA技術(shù)，提出了一種關(guān)于FPGA上電復(fù)位過(guò)程的存儲(chǔ)單元讀寫檢測(cè)方法。該方法能夠在FPGA上電復(fù)位的過(guò)程中較早地檢測(cè)出芯片中心的控制電路和若干級(jí)buffer的驅(qū)動(dòng)能力是否足以控制所有存儲(chǔ)單元的讀寫。FPGA；SRAM；寄存器上電復(fù)位1 引言FPGA里分布著大量的存儲(chǔ)單
電子與封裝 2017年11期2017-11-24
- RRAM在可編程邏輯中的應(yīng)用
效的非易失性存儲(chǔ)單元來(lái)替代SRAM使得可重復(fù)編程系統(tǒng)的速度和功耗得到提高。介紹了基于阻變單元的可編程nvSRAM和nvLUT，對(duì)其器件結(jié)構(gòu)和工作模式進(jìn)行了概述。nvSRAM和nvLUT可以被用于替代傳統(tǒng)可編程邏輯中的SRAM和LUT，其常關(guān)和瞬時(shí)開(kāi)啟的特性使得靜態(tài)功耗極低，同時(shí)具有更好的CMOS工藝匹配性和更易實(shí)現(xiàn)的微縮化前景。阻變隨機(jī)存儲(chǔ)器；隨機(jī)存儲(chǔ)器；查找表；非易失性邏輯；可編程邏輯；可重配置1 引言如今可編程器件在微系統(tǒng)和集成電路系統(tǒng)中得到廣泛應(yīng)用，
微處理機(jī) 2017年2期2017-07-31
- 基于字線負(fù)偏壓技術(shù)的低功耗SRAM設(shè)計(jì)
6管SRAM存儲(chǔ)單元相比，該技術(shù)在典型工藝角下漏電流降低11.8%，在慢速工藝角下漏電流降低能到達(dá)29.1%。靜態(tài)功耗；低功耗；SRAM；字線負(fù)偏壓長(zhǎng)期以來(lái)，國(guó)內(nèi)外科研工作者一直都在致力于研究功耗更低、速度更快的SRAM，以實(shí)現(xiàn)更高性能的SOC。集成度的提高和電路性能的提升使得單位面積芯片的功耗不斷上升，從而使功耗成為重要的設(shè)計(jì)約束條件。近年來(lái)，智能手機(jī)、平板電腦、數(shù)碼相機(jī)等便攜式設(shè)備的流行，對(duì)SRAM的功耗提出了更高的要求，對(duì)于使用電池作為電源的產(chǎn)品，高
電子設(shè)計(jì)工程 2017年8期2017-04-25
- 高速大容量數(shù)據(jù)記錄儀的無(wú)效塊信息列表動(dòng)態(tài)刷新算法設(shè)計(jì)
位和低8位子存儲(chǔ)單元的同步并行操作,因此每組Flash的兩個(gè)子存儲(chǔ)單元必須使用相同的無(wú)效塊信息列表才能保證存儲(chǔ)數(shù)據(jù)的完整性與有效性?！盁o(wú)效塊信息列表動(dòng)態(tài)刷新算法”根據(jù)每組Flash子存儲(chǔ)單元的存儲(chǔ)塊數(shù),建立一個(gè)無(wú)效塊檢測(cè)信息列表,列表地址同步跟蹤存儲(chǔ)單元塊地址。該無(wú)效塊檢測(cè)過(guò)程為:系統(tǒng)每次上電初始化完成后,提前建立第1組Flash存儲(chǔ)單元的無(wú)效塊檢測(cè)信息列表,第1組Flash存儲(chǔ)單元無(wú)效塊檢測(cè)過(guò)程為:同時(shí)對(duì)第1組Flash的高8位和低8位兩個(gè)子存儲(chǔ)單元執(zhí)行
電子器件 2017年2期2017-04-25
- 一種成本更低的全新靜態(tài)DRAM存儲(chǔ)單元
靜態(tài)DRAM存儲(chǔ)單元Kilopass科技有限公司 首席技術(shù)官兼研發(fā)高級(jí)副總裁Harry LuanKilopass研發(fā)出了一種全新的靜態(tài)隨機(jī)存取存儲(chǔ)器(static RAM)存儲(chǔ)單元，可被用作DRAM存儲(chǔ)單元。它被稱為垂直分層晶閘管(Vertical Layered Thyristor)存儲(chǔ)單元，或簡(jiǎn)稱VLT存儲(chǔ)單元。這種單元存儲(chǔ)的內(nèi)容是靜態(tài)的，因此不需要刷新。它可以使用現(xiàn)有晶圓工廠中的設(shè)備來(lái)制造，無(wú)須使用新的材料或工藝。VLT器件不僅性能良好，且比傳統(tǒng)DR
單片機(jī)與嵌入式系統(tǒng)應(yīng)用 2017年1期2017-02-09
- MiR-125a-5p is Upregulated in Plasma of Residents from An Electronic Waste Recycling Site
中集成的數(shù)據(jù)存儲(chǔ)單元，結(jié)合MySQL數(shù)據(jù)庫(kù)完成巷道數(shù)據(jù)的存儲(chǔ)、機(jī)身和截割頭位置數(shù)據(jù)的存儲(chǔ)。1.4 Screening for differentially expressed miRNAs in plasmaTo screen for differentially expressed miRNAs, six randomly selected plasma samples from the exposure group and six from the r
生態(tài)毒理學(xué)報(bào) 2016年2期2016-12-12
- 基于啟發(fā)式規(guī)則的臨時(shí)分段調(diào)度計(jì)劃與優(yōu)化
用堆場(chǎng)中的空存儲(chǔ)單元，最終確定一個(gè)較優(yōu)的臨時(shí)分段調(diào)度方案。同時(shí)利用任務(wù)合并對(duì)堆場(chǎng)調(diào)度的任務(wù)序列進(jìn)行優(yōu)化，從而減少調(diào)度過(guò)程中臨時(shí)分段的數(shù)量。最后，利用某船廠的實(shí)際數(shù)據(jù)對(duì)模型和調(diào)度規(guī)則進(jìn)行實(shí)例驗(yàn)證和數(shù)值分析，結(jié)果表明，所制定的調(diào)度規(guī)則可以優(yōu)化堆場(chǎng)調(diào)度方案，提高堆場(chǎng)空間資源利用率和調(diào)度效率。堆場(chǎng)；調(diào)度規(guī)則；超長(zhǎng)分段；任務(wù)合并；啟發(fā)式規(guī)則在大中型船舶的設(shè)計(jì)階段，因?yàn)樯a(chǎn)資源和工藝的約束，一艘船通常被分割為200個(gè)左右的分段，這些分段分別進(jìn)行獨(dú)立的生產(chǎn)建造，最后在船
哈爾濱工程大學(xué)學(xué)報(bào) 2016年10期2016-11-19
- 尋址與存儲(chǔ)功能一體化的存儲(chǔ)器設(shè)計(jì)
選中相對(duì)應(yīng)的存儲(chǔ)單元，在RD或WR信號(hào)的作用下，將該存儲(chǔ)單元中的數(shù)據(jù)傳輸?shù)綌?shù)據(jù)總線，或?qū)?shù)據(jù)總線上的數(shù)據(jù)寫入到該存儲(chǔ)單元中；同時(shí)該存儲(chǔ)器可實(shí)現(xiàn)內(nèi)部存儲(chǔ)單元之間的數(shù)據(jù)傳輸，也可與CPU進(jìn)行數(shù)據(jù)交換；最后設(shè)計(jì)的一體化存儲(chǔ)器具有立即數(shù)尋址；直接尋址；間接尋址；基址相對(duì)尋址4種尋址功能。2 一體化存儲(chǔ)器指令格式及編碼一體化存儲(chǔ)器被選中依靠片選CS信號(hào)，如果片選CS信號(hào)為“0”，則一體化存儲(chǔ)器被選中。命令字依靠數(shù)據(jù)線發(fā)送給一體化存儲(chǔ)器，存儲(chǔ)單元M的地址通過(guò)地址總線傳
大眾科技 2016年4期2016-11-10
- OTP存儲(chǔ)器存儲(chǔ)單元內(nèi)寄生電容對(duì)讀取閾值的影響
OTP存儲(chǔ)器存儲(chǔ)單元內(nèi)寄生電容對(duì)讀取閾值的影響毛冬冬，曾昆農(nóng)，李建軍（電子科技大學(xué) 電子薄膜與集成器件國(guó)家重點(diǎn)實(shí)驗(yàn)室，四川 成都610054）在OTP存儲(chǔ)器的設(shè)計(jì)中，基于得到OTP存儲(chǔ)器存儲(chǔ)單元編程后盡可能大的讀取閾值的目的，以提高OTP存儲(chǔ)器的編程效率和芯片成品率，采用了消除存儲(chǔ)單元內(nèi)寄生電容的方法，通過(guò)對(duì)OTP存儲(chǔ)器存儲(chǔ)單元內(nèi)帶寄生電容和不帶寄生電容兩種情況下的仿真以及對(duì)比，可以發(fā)現(xiàn)存儲(chǔ)單元內(nèi)寄生電容的存在會(huì)使OTP存儲(chǔ)器編程后的讀取閾值減少8 kΩ左
電子設(shè)計(jì)工程 2016年2期2016-09-14
- 一種用于OTP存儲(chǔ)器的靈敏放大器設(shè)計(jì)
并鎖存反熔絲存儲(chǔ)單元的存儲(chǔ)狀態(tài)。電路結(jié)構(gòu)簡(jiǎn)單、功耗低、電阻識(shí)別精度高、抗干擾能力強(qiáng)。仿真驗(yàn)證表明，在典型條件下，整個(gè)靈敏放大階段僅需要8 ns，且滿足在不同工作電壓及溫度條件下的工作需求。反熔絲；OTP；存儲(chǔ)器；靈敏放大器1 引言O(shè)TP（one time programmable）存儲(chǔ)器以其保密性強(qiáng)、可靠性高、存儲(chǔ)單元面積小等特點(diǎn)，被廣泛應(yīng)用在對(duì)保密性要求較高且只需一次編程的場(chǎng)合，如密鑰存儲(chǔ)芯片、航空航天、太空火箭、衛(wèi)星等環(huán)境惡劣的地方［1，2］。反熔絲是
電子與封裝 2016年7期2016-09-13
- 分離柵式快閃存儲(chǔ)器抗編程干擾性能的工藝優(yōu)化
式快閃存儲(chǔ)器存儲(chǔ)單元進(jìn)行編程操作時(shí)，電子通過(guò)開(kāi)啟的溝道采用SSI（Source Side Injection，源端熱電子注入）機(jī)制注入到浮柵中[2]。當(dāng)進(jìn)行擦除操作時(shí)，浮柵中的電子通過(guò)EG-FG多晶硅到多晶硅FN隧穿效應(yīng)被拉出到EG中去[1]。由于在有電子存在和沒(méi)有電子存在的情況下，浮柵的電勢(shì)不同，相同的讀取電壓下浮柵下方溝道關(guān)閉或者開(kāi)啟狀態(tài)也不同，可以據(jù)此對(duì)應(yīng)所讀取的源漏間溝道電流的不同大小來(lái)判斷該存儲(chǔ)單元浮柵中有無(wú)電子存在，進(jìn)而得到存儲(chǔ)單元的存儲(chǔ)信息是
電子與封裝 2015年7期2015-12-27
- 兩種EEPROM存儲(chǔ)器讀取電路特性比較研究
存儲(chǔ)器是通過(guò)存儲(chǔ)單元介質(zhì)層中存儲(chǔ)電荷的數(shù)量來(lái)實(shí)現(xiàn)不同數(shù)據(jù)的保存。讀取電路需要將存儲(chǔ)介質(zhì)中的電荷區(qū)別轉(zhuǎn)換成可識(shí)別的電流電壓形式進(jìn)行讀出。主要針對(duì)EEPROM這類存儲(chǔ)器的讀取電路中產(chǎn)生參考電流的不同結(jié)構(gòu)進(jìn)行研究。對(duì)采用基準(zhǔn)源產(chǎn)生參考電流和采用參考存儲(chǔ)單元產(chǎn)生參考電流的兩種結(jié)構(gòu)，結(jié)合對(duì)溫度、電源、工藝角的仿真和分析，推斷出兩種結(jié)構(gòu)在各種條件組合下對(duì)電路讀出性能、可靠性以及抗輻照效果的影響。比較得出帶參考存儲(chǔ)單元的讀出結(jié)構(gòu)，雖然結(jié)構(gòu)復(fù)雜，但可以有效中和環(huán)境對(duì)讀出特
微處理機(jī) 2015年6期2015-08-02
- 單粒子翻轉(zhuǎn)敏感區(qū)定位的脈沖激光試驗(yàn)研究
驗(yàn)結(jié)果表明，存儲(chǔ)單元中存儲(chǔ)數(shù)據(jù)類型對(duì)器件單粒子翻轉(zhuǎn)的敏感性有較大影響，由測(cè)得的單粒子翻轉(zhuǎn)敏感區(qū)分布圖經(jīng)處理得到單粒子翻轉(zhuǎn)截面，結(jié)果與重離子試驗(yàn)測(cè)得的翻轉(zhuǎn)截面數(shù)據(jù)一致。單粒子效應(yīng)；敏感區(qū)定位；數(shù)據(jù)類型；翻轉(zhuǎn)截面空間粒子輻射環(huán)境容易誘發(fā)單粒子效應(yīng)（SEE），它是導(dǎo)致航天器異常的常見(jiàn)空間輻射效應(yīng)。因此，需對(duì)宇航器件在地面進(jìn)行抗輻射性能測(cè)試，研究SEE的機(jī)理，進(jìn)而采取相應(yīng)的抗輻射加固措施。宇航器件的抗輻射性能測(cè)試主要是通過(guò)地面的加速器、放射源、脈沖激光等模擬手段進(jìn)
原子能科學(xué)技術(shù) 2015年1期2015-05-25
- 一種消除閃存芯片（NOR）擦除干擾的算法
為了避免塊“存儲(chǔ)單元”過(guò)擦除，一般在擦除操作之前，都做一次預(yù)編程，這樣將需要擦除的塊的全部“存儲(chǔ)單元”中是“1”的全部變成“0”，然后再對(duì)需要擦除的塊進(jìn)行擦除操作。由于塊之間“存儲(chǔ)單元”的漏區(qū)是連接到一起的，導(dǎo)致預(yù)編程、過(guò)擦除糾正編程、軟編程等都會(huì)對(duì)相鄰不需要擦除的塊數(shù)據(jù)產(chǎn)生影響，只要影響時(shí)間足夠就改變了“存儲(chǔ)單元”的數(shù)據(jù)。提出一種消除擦除干擾的算法。第2部分介紹傳統(tǒng)的以字節(jié)方式進(jìn)行擦除的流程，第3部分將對(duì)所提出的塊擦除流程和塊擦除算法進(jìn)行詳細(xì)分析并在第4
微處理機(jī) 2014年1期2014-07-01
- 一種基于頻率的多核共享Cache替換算法
的Cache存儲(chǔ)單元集合，并在存儲(chǔ)單元集合中判斷是否命中：如果命中，存取Cache存儲(chǔ)單元，命中單元即為請(qǐng)求所要訪問(wèn)的單元，執(zhí)行步驟(3)；否則執(zhí)行步驟(2)；(2)Cache替換(a)根據(jù)Cache組對(duì)應(yīng)的候選路信息M，核core的列劃分信息選擇逐出單元：如果候選路信息M對(duì)應(yīng)的存儲(chǔ)單元存在屬于core的存儲(chǔ)單元C，則C為逐出單元，繼續(xù)執(zhí)行步驟(2)(b)；否則選擇候選路信息M中訪問(wèn)頻率最低的存儲(chǔ)單元作為逐出單元；(b)將要存取的數(shù)據(jù)塊插入到Cache組中
電子與信息學(xué)報(bào) 2014年5期2014-05-30
- 分離柵式快閃存儲(chǔ)器擦除性能的工藝優(yōu)化
式快閃存儲(chǔ)器存儲(chǔ)單元進(jìn)行擦除操作時(shí)，浮柵中的電子通過(guò)EG-FG多晶硅到多晶硅FN隧穿效應(yīng)穿過(guò)層間氧化層被拉到EG中去，從而完成擦除操作。圖2 分離柵式快閃存儲(chǔ)器的擦除操作示意圖通過(guò)對(duì)EG端加一高壓，源端、漏端、襯底、選擇柵和控制柵等其他終端均接地，在擦除柵和浮柵兩層多晶硅間由于耦合電容作用，在其層間氧化層上形成一定電壓差，足以把浮柵中的電子通過(guò)FN隧穿拉到擦除柵。同時(shí)隨著浮柵中的電子逐漸被拉出，浮柵電位升高，其與擦除柵的相對(duì)電位差會(huì)縮小，從而弱化氧化層間的
電子與封裝 2014年6期2014-02-26
- 極低電源電壓和極低功耗的亞閾值SRAM存儲(chǔ)單元設(shè)計(jì)
功能失效(如存儲(chǔ)單元)．為解決該問(wèn)題,一些研究人員[1-3]提出了能夠在器件亞閾值區(qū)域工作的SRAM存儲(chǔ)單元．需要指出的是,隨著電源電壓的降低,靜態(tài)泄漏電流在整體電流中所占比例急劇增加．同時(shí),隨著半導(dǎo)體器件集成度的提高,特征尺寸的不斷縮小,也必然引起靜態(tài)泄漏電流的增加[4]．泄漏功耗在總功耗中所占比重越來(lái)越大．特別是針對(duì)SRAM大容量模塊而言,其組成晶體管數(shù)量眾多,存儲(chǔ)體泄漏功耗將迅速增加．限制SRAM存儲(chǔ)單元的泄漏電流就顯得極其重要．如何在保證存儲(chǔ)體設(shè)計(jì)
- 8Transistors SRAM穩(wěn)定性分析與驗(yàn)證
著SRAM 存儲(chǔ)單元的穩(wěn)定性［3－4］。以前的研究主要集中在性能上穩(wěn)定和較完善的6T結(jié)構(gòu)SRAM存儲(chǔ)單元，如圖1所示。隨著高密高穩(wěn)定性存儲(chǔ)單元的需求日益迫切，8T結(jié)構(gòu) SRAM存儲(chǔ)單元受到了廣泛關(guān)注，如圖2所示，該種結(jié)構(gòu)比傳統(tǒng)的6T單元具有低壓下更高的穩(wěn)定性［5－6］，尤其是對(duì)SNM和WM的改善。SNM和WM是表征SRAM存儲(chǔ)單元穩(wěn)定性的關(guān)鍵參數(shù)，也是SRAM設(shè)計(jì)的重要性能指標(biāo)。雖然8T存儲(chǔ)單元相比6T存儲(chǔ)單元具備更好的穩(wěn)定性，但是面積偏大這一劣勢(shì)限制了其
微處理機(jī) 2013年2期2013-06-13
- 極低電源電壓和極低功耗的亞閾值SRAM存儲(chǔ)單元設(shè)計(jì)
功能失效(如存儲(chǔ)單元)．為解決該問(wèn)題,一些研究人員[1-3]提出了能夠在器件亞閾值區(qū)域工作的SRAM存儲(chǔ)單元．需要指出的是,隨著電源電壓的降低,靜態(tài)泄漏電流在整體電流中所占比例急劇增加．同時(shí),隨著半導(dǎo)體器件集成度的提高,特征尺寸的不斷縮小,也必然引起靜態(tài)泄漏電流的增加[4]．泄漏功耗在總功耗中所占比重越來(lái)越大．特別是針對(duì)SRAM大容量模塊而言,其組成晶體管數(shù)量眾多,存儲(chǔ)體泄漏功耗將迅速增加．限制SRAM存儲(chǔ)單元的泄漏電流就顯得極其重要．如何在保證存儲(chǔ)體設(shè)計(jì)
- 總劑量輻射環(huán)境中的靜態(tài)隨機(jī)存儲(chǔ)器功能失效模式研究
失效模式可為存儲(chǔ)單元固定錯(cuò)誤(Stuck-at fault)，存儲(chǔ)單元轉(zhuǎn)變錯(cuò)誤(Transition fault)，多個(gè)存儲(chǔ)單元的耦合錯(cuò)誤(Coupling fault)，以及譯碼器錯(cuò)誤(Address fault)等[13].目前在SRAM的總劑量輻射效應(yīng)測(cè)試中，多數(shù)實(shí)驗(yàn)通過(guò)遍歷地址寫入讀取固定數(shù)據(jù)的功能測(cè)試方法來(lái)判斷SRAM功能是否正常[4-9]，但寫入讀取固定數(shù)據(jù)的功能測(cè)試只能覆蓋存儲(chǔ)單元固定錯(cuò)誤以及部分的轉(zhuǎn)變和耦合錯(cuò)誤且需要假設(shè)譯碼器正常工作，如果
物理學(xué)報(bào) 2013年11期2013-02-25
- ABB節(jié)能讓生產(chǎn)更高效
40英尺數(shù)據(jù)存儲(chǔ)單元投入使用，另一個(gè)也在建造之中。這兩個(gè)存儲(chǔ)單元由于采用了由西班牙AST Modular公司開(kāi)發(fā)的創(chuàng)新專利冷卻技術(shù)，它們的電源使用效率（PUE，power usage effectiveness）達(dá)到1.07，創(chuàng)造了新的記錄。這項(xiàng)專利技術(shù)能夠利用中心外部的空氣來(lái)冷卻存儲(chǔ)單元，確保裝載著敏感設(shè)備的存儲(chǔ)單元內(nèi)部溫度和濕度適宜。這兩個(gè)存儲(chǔ)單元乃至整個(gè)數(shù)據(jù)中心的電力都來(lái)自地?zé)岷退姷瓤稍偕茉?，這意味著Thor數(shù)據(jù)中心向客戶提供的是碳排放為零的純綠
電氣技術(shù) 2012年1期2012-08-15
- 靜態(tài)隨機(jī)存儲(chǔ)器低泄漏設(shè)計(jì)技術(shù)
此泄漏會(huì)影響存儲(chǔ)單元的可靠性。本文總結(jié)了降低位線泄漏電流的主要設(shè)計(jì)方法:(1)位線泄漏補(bǔ)償;(2)位線電壓校準(zhǔn);(3)負(fù)電壓字線控制;(4)新型存儲(chǔ)單元。位線泄漏補(bǔ)償是通過(guò)檢測(cè)位線的泄漏電流值從而補(bǔ)償泄漏電流，最終消除泄漏電流對(duì)靈敏放大器影響，如圖1。此方法需要兩個(gè)相位:首先，位線泄漏電流檢測(cè)，其次位線上注入等量的電流來(lái)補(bǔ)償泄漏電流。論文［5］在預(yù)充電相位，將位線的泄漏電流存儲(chǔ)于額外的電容上，此電容的電壓值與泄漏電流成正比。電容上的電壓值控制PMOS 晶體
電子器件 2012年6期2012-08-09
- 3-bit-per-cell NAND閃存
1比特（單層存儲(chǔ)單元）或2比特（多層存儲(chǔ)單元）。業(yè)內(nèi)也將3bpc稱為三層存儲(chǔ)單元（triple-level cell，簡(jiǎn)稱 TLC）。該設(shè)備的尺寸與美光和英特爾容量相同的 25 nm MLC（多層存儲(chǔ)單元）相比，體積要小20%以上，是目前市場(chǎng)上最小的單個(gè)8 GB設(shè)備。從產(chǎn)品固有的緊湊型設(shè)計(jì)上看，小尺寸閃存對(duì)消費(fèi)終端產(chǎn)品閃存卡顯得尤為重要。芯片面積為131 mm2，符合行業(yè)標(biāo)準(zhǔn) TSOP（薄型小尺寸封裝）封裝。
電子設(shè)計(jì)工程 2010年9期2010-04-04
- 一種乘同余偽隨機(jī)序列快速實(shí)現(xiàn)的FPGA設(shè)計(jì)
用3個(gè)32位存儲(chǔ)單元，1個(gè)32位存儲(chǔ)器用于存儲(chǔ)常數(shù) 16 807，2個(gè)32位存儲(chǔ)器依次用于存儲(chǔ)乘法結(jié)果、移位結(jié)果、加法結(jié)果。此外采用了1個(gè)32位的乘法器、2個(gè)32位的加法器、少量移位操作和1個(gè)最高位分離器。算法步驟如下：(1)將輸入值 y(n)與常數(shù)16807分別存入2個(gè) 32位存儲(chǔ)單元中。(2)將步驟(1)中數(shù)據(jù)進(jìn)行 32位乘法運(yùn)算,乘積分別存入低32位存儲(chǔ)單元和高32位存儲(chǔ)單元中。(3)將乘積的高32位存儲(chǔ)單元整體向高位移動(dòng)1位(將乘積的最高位丟棄)，
電子技術(shù)應(yīng)用 2010年7期2010-03-15
- 基于單片機(jī)P0口的片外數(shù)據(jù)存儲(chǔ)器擴(kuò)展
要訪問(wèn)的片外存儲(chǔ)單元之間建立聯(lián)系，實(shí)現(xiàn)兩者的信息傳遞。MOVX指令執(zhí)行時(shí)，將地址信息同時(shí)進(jìn)行鎖存，然后開(kāi)始傳送數(shù)據(jù)，其讀、寫周期很短，但占用端口較多。為了節(jié)約端口資源，可將地址信息分時(shí)傳送，圖2是單片機(jī)讀、寫片外數(shù)據(jù)存儲(chǔ)器的過(guò)程。與MOVX指令不同，單片機(jī)在訪問(wèn)片外存儲(chǔ)單元時(shí)，首先是分時(shí)將片外存儲(chǔ)單元的地址信息送入鎖存器并鎖存起來(lái)，然后再對(duì)片外數(shù)據(jù)存儲(chǔ)單元進(jìn)行讀、寫操作，這是2個(gè)完全獨(dú)立的過(guò)程，這一特點(diǎn)大大節(jié)約了端口資源，但讀、寫周期較長(zhǎng)。3.2 數(shù)據(jù)存儲(chǔ)
電子設(shè)計(jì)工程 2010年3期2010-01-29
- Ｃ＋＋語(yǔ)言中函數(shù)參數(shù)傳遞方式剖析
有各自獨(dú)立的存儲(chǔ)單元，如果形參的值以后被修改了，那么實(shí)參的值不會(huì)改變。在傳值調(diào)用中，可以分為傳普通值調(diào)用和傳地址值調(diào)用兩種。傳普通值是指?jìng)鬟f變量或表達(dá)式的值。傳地址值是指?jìng)鬟f變量的地址值。1．1傳普通值調(diào)用傳普通值調(diào)用時(shí)，形參用變量，實(shí)參用變量或表達(dá)式。在調(diào)用中將實(shí)參的值拷貝一份給形參。例1：傳普通值調(diào)用在主函數(shù)中，調(diào)用swap()函數(shù)的兩個(gè)實(shí)參是a和b，其值分別為3和5。調(diào)用時(shí)實(shí)參a將它的值3傳遞給形參x，實(shí)參b將它的值5傳遞給形參y。在swap()函數(shù)
智能計(jì)算機(jī)與應(yīng)用 2007年4期2007-08-25