陳軍全　何海丹　何慶強(qiáng)

摘 要： 在Ka頻段，由于單元間距小和集成度高，采用“瓦式”結(jié)構(gòu)集成，有源相控陣天線設(shè)計(jì)難度大。提出一種Ka頻段“瓦式”有源相控陣天線設(shè)計(jì)方法。采用多功能集成芯片技術(shù)實(shí)現(xiàn)“瓦式”TR組件的設(shè)計(jì)，“瓦式”有源相控陣天線的整體架構(gòu)采用模塊化設(shè)計(jì)。最后設(shè)計(jì)了一種電控掃描的有源相控天線，采用軟件仿真和數(shù)值分析設(shè)計(jì)，加工制造原理樣機(jī)，測(cè)試性能指標(biāo)，驗(yàn)證了提出方法的可行性。

關(guān)鍵詞： 多功能集成芯片； Ka波段； 瓦式結(jié)構(gòu)； 有源相控陣天線

中圖分類號(hào)： TN82?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2017）07?0043?05

Design of a tile?type active phased?array antenna in Ka?band

CHEN Junquan， HE Haidan， HE Qingqiang

（Southwest Institute of Electronic Technology， Chengdu 610036， China）

Abstract： Since the active phased?array antenna is difficult to design the tile?type structure due to the small element spa?cing and high integration in Ka?band， a design method of the tile?type active phased?array antenna in Ka?band is proposed. The multi?functional integrated chip technology is used to design the tile?type T/R module. The overall architecture of the tile?type active phased?array antenna is designed in modularization. An active phased?array antenna with a function of electronic control scanning was designed. The software simulation and numerical analysis are used to design and manufacture a principle prototype. The performance index of the antenna was tested to verify the feasibility of the method.

Keywords： multi?functional integrated chip； Ka?band； tile?type structure； active phased?array antenna

0 引 言

目前，有源相控陣天線已經(jīng)廣泛應(yīng)用于雷達(dá)、通信、測(cè)控等領(lǐng)域，正朝著小型化、高性能、低成本等方面不斷發(fā)展[1?2]。

在設(shè)計(jì)中，有源相控陣天線結(jié)構(gòu)集成方式可分為[3?4]：縱向集成橫向組裝的“磚式”結(jié)構(gòu)和橫向集成縱向組裝的“瓦式”結(jié)構(gòu)。前者電路設(shè)計(jì)和制造工藝簡(jiǎn)單，但集成度、縱向尺寸大，成本較高；后者集成度高，縱向尺寸小，散熱路徑短，成本相對(duì)低，已逐漸成為有源相控陣天線發(fā)展的新趨勢(shì)，但設(shè)計(jì)和實(shí)現(xiàn)難度較大[5]，例如，需要在同層中實(shí)現(xiàn)器件和電路排布；需要完成各層之間信號(hào)的分配等。在Ka頻段，若單元間距取半個(gè)波長(zhǎng)，最大間距也僅為6 mm左右，天線的橫向空間狹小，為了實(shí)現(xiàn)電路設(shè)計(jì)、器件排布以及高低頻垂直互聯(lián)，一般采用簡(jiǎn)單的“磚式”結(jié)構(gòu)集成方式 [6?7]。為了追求更優(yōu)性能，結(jié)構(gòu)集成方式也逐漸向“瓦式”轉(zhuǎn)化[8?9]。但在設(shè)計(jì)中為了解決橫向空間狹小的問(wèn)題，損失了天線的一些性能，文獻(xiàn)[8]增大了天線單元間距（8.4 mm約為0.8個(gè)波長(zhǎng)），降低了天線大掃描角的性能。文獻(xiàn)[9]天線陣列一體化集成設(shè)計(jì)制造工藝要求高，降低了天線的維修性和擴(kuò)展性等功能。

為了解決上述問(wèn)題，本文提出了一種Ka頻段“瓦式”有源相控陣天線設(shè)計(jì)方法。在設(shè)計(jì)中，采用多功能集成芯片技術(shù)，使TR組件內(nèi)部芯片更高密度集成，并簡(jiǎn)化了外圍電路設(shè)計(jì)，提高了橫向空間集成度，解決了空間狹小的問(wèn)題，實(shí)現(xiàn)了“瓦式”TR組件的設(shè)計(jì)。同時(shí)，整個(gè)“瓦式”有源相控陣天線的整體構(gòu)架采用子陣模塊化設(shè)計(jì)，簡(jiǎn)化了系統(tǒng)的垂直互聯(lián)問(wèn)題，并提高了系統(tǒng)的測(cè)試性、維修性以及可擴(kuò)展性。最后設(shè)計(jì)了一種電控掃描的有源相控天線，對(duì)該系統(tǒng)的關(guān)鍵電路、總體性能、散熱特性進(jìn)行了軟件仿真和數(shù)值分析設(shè)計(jì)，加工制造原理樣機(jī)并測(cè)試電性能指標(biāo)。該原理樣機(jī)的實(shí)際測(cè)試指標(biāo)和設(shè)計(jì)指標(biāo)基本吻合，驗(yàn)證了該方案的可行性。

1 關(guān)鍵技術(shù)

1.1 多功能集成芯片設(shè)計(jì)

在傳統(tǒng)方案中，有源相控陣天線射頻功能部分是以單個(gè)芯片實(shí)現(xiàn)一個(gè)獨(dú)立功能方式，通過(guò)多層布線基板實(shí)現(xiàn)不同功能的裸芯片和電路元件組裝。為了實(shí)現(xiàn)電掃描功能，有源相控陣天線單個(gè)通道就需要多種芯片，例如，功放、移相器及轉(zhuǎn)換驅(qū)動(dòng)等。在結(jié)構(gòu)集成方式中， “磚式”是將多層布線基板分布在與天線口徑垂直的平面內(nèi)，芯片排布為垂直方向；“瓦式”是將多層布線基板分布在與天線口徑平行的平面內(nèi)，芯片排布為水平方向，如圖1所示。對(duì)Ka頻段而言，相控陣天線每個(gè)通道的單元間距[dx=dy≤6]mm，“磚式”方案單個(gè)通道可用面積（ATR）=單元間距（dx）×縱向尺寸（dz），由于dz較大，T/R組件的空間不受限制。而“瓦式”方案單個(gè)通道可用面積（ATR）=單元間距（dx）×單元間距（dy），由于dx=dy受限，T/R組件可能沒(méi)有足夠的空間來(lái)安置這些芯片及相關(guān)電路。

為了解決空間受限的安裝問(wèn)題，T/R組件采用多功能集成芯片的技術(shù)，其基本思路是在一個(gè)芯片里集成功率放大器、低噪聲放大器、射頻開關(guān)、移相器以及數(shù)字控制電路等功能，可以達(dá)到減少芯片使用數(shù)目、互聯(lián)工序與連線，以及減少芯片電路面積和簡(jiǎn)化芯片外圍電路的目的，達(dá)到更高密度的集成，實(shí)現(xiàn)更高的空間利用率。以四個(gè)通道共用一個(gè)移相器的集成芯片方案為例，該多功能集成移相器芯片集成了4個(gè)數(shù)字移相器、4個(gè)衰減器、1個(gè)4功分器，并集成串并轉(zhuǎn)換驅(qū)動(dòng)功能，原理框圖如圖2所示。該實(shí)例中集成芯片方案與傳統(tǒng)芯片方案相比，其優(yōu)勢(shì)具體表現(xiàn)為：一方面，芯片集成度高，芯片之間不存在外圍的互聯(lián)部分，簡(jiǎn)化了芯片組裝工藝，減少了芯片對(duì)空間的使用面積；另一方面，芯片接口數(shù)量明顯減少，傳統(tǒng)芯片方式單個(gè)芯片一組串行輸入和參考時(shí)鐘，四個(gè)芯片總共需要四組，而四個(gè)通道集成芯片只需要一組串行輸入和參考時(shí)鐘，從而簡(jiǎn)化外圍控制電路設(shè)計(jì)。

通過(guò)提高芯片的集成度，即多功能集成芯片技術(shù)，可以減少芯片使用面積和簡(jiǎn)化外圍電路設(shè)計(jì)，提高橫向空間利用率，從而解決空間受限的問(wèn)題。

1.2 子陣模塊化設(shè)計(jì)

一般而言，有源相控陣天線[10]主要包括：天線陣面、T/R組件、功率分配/合成網(wǎng)絡(luò)、波控器以及電源等模塊。“瓦式”結(jié)構(gòu)利用高密度集成組裝技術(shù)大幅度減小了縱向高度，但陣面單元、T/R組件有源器件以及饋電網(wǎng)絡(luò)的關(guān)鍵電路被放置于相互平行的層上，為了實(shí)現(xiàn)信號(hào)傳輸，需要簡(jiǎn)化各層之間的互聯(lián)。同時(shí)，有源相控陣天線的器件和芯片數(shù)量多，組裝工序復(fù)雜，為了方便工程使用，應(yīng)盡可能考慮設(shè)備的測(cè)試性與維修性設(shè)計(jì)。

為了解決互聯(lián)問(wèn)題，以及實(shí)現(xiàn)可測(cè)試性和維修性，“瓦式”有源相控陣天線的整體架構(gòu)采用子陣模塊化設(shè)計(jì)，其原理框圖如圖3所示。

從圖3中可以看出：一方面，天線陣面和T/R組件被分為多個(gè)子陣，天線陣面子陣和T/R組件子陣一體化設(shè)計(jì)，每個(gè)子陣集成輻射單元、放大器、多功能集成芯片，控制和轉(zhuǎn)化電路等，在內(nèi)部實(shí)現(xiàn)天線陣面、T/R組件有源器件和饋電網(wǎng)絡(luò)各層之間的互聯(lián)問(wèn)題。另一方面，采用子陣模塊擴(kuò)展方式構(gòu)成全部陣列，子陣模塊與母版通過(guò)多組高低頻接插件進(jìn)行直插互聯(lián)，全部子陣模塊共用一套母版，母版包括功率分配/合成網(wǎng)絡(luò)、波束控制、電源。

通過(guò)子陣模塊化設(shè)計(jì)，將整個(gè)陣列的互聯(lián)問(wèn)題簡(jiǎn)化為子陣模塊的互聯(lián)設(shè)計(jì)。同時(shí)，每個(gè)子陣模塊都是相對(duì)獨(dú)立的，可以進(jìn)行單獨(dú)調(diào)試和測(cè)試，如果出現(xiàn)故障可以進(jìn)行單獨(dú)測(cè)試和維護(hù)，從而提高整機(jī)設(shè)備的測(cè)試性和維修性。

2 設(shè)計(jì)實(shí)例與仿真分析

2.1 天線整機(jī)架構(gòu)設(shè)計(jì)

采用90 nm CMOS工藝實(shí)現(xiàn)8通道多功能集成芯片，該芯片集成了驅(qū)動(dòng)放大器、移相器、衰減器、串并信號(hào)轉(zhuǎn)換、電源管理以及其他控制等功能，整個(gè)芯片版圖如圖4所示。

基于8通道集成芯片，Ka頻率“瓦式”有源相控陣天線主要實(shí)現(xiàn)收發(fā)波束的實(shí)時(shí)電控掃描，基本工作原理如下：

（1） 發(fā)射狀態(tài)，由處理終端發(fā)出1路Ka頻率信號(hào)，送到功率分配網(wǎng)絡(luò)，分成16路后分別送到TR組件子陣模塊，在波控器的控制下，通過(guò)16個(gè)子陣陣面共同實(shí)現(xiàn)16×16路信號(hào)發(fā)射，接收狀態(tài)與發(fā)射狀態(tài)相反。

（2） 波控器根據(jù)控制終端實(shí)時(shí)提供的方位角和俯仰角，通過(guò)計(jì)算得到相控陣天線波束指向，再由波控器轉(zhuǎn)換為各陣元需要的相位數(shù)據(jù)，送到多功能集成芯片的移相器功能模塊，實(shí)現(xiàn)波束的同步掃描功能，同時(shí)將系統(tǒng)的狀態(tài)信息反饋給處理終端。整個(gè)天線的工作流程框圖如圖5所示。

基于子陣模塊化設(shè)計(jì)，天線陣面和T組件被分為16個(gè)子陣，每個(gè)子陣包含16個(gè)陣元，通過(guò)子陣擴(kuò)展方式形成16×16陣列的有源相控陣天線，全部子陣共用一套功率分配網(wǎng)絡(luò)、波控器、電源。采用一體化結(jié)構(gòu)設(shè)計(jì)，整個(gè)Ka頻率“瓦式”有源相控陣天線的整體結(jié)構(gòu)圖，如圖6所示。

從圖6中可以看出，整體結(jié)構(gòu)從上而下依次為天線陣面、TR組件、金屬冷板、波控器、功率分配網(wǎng)絡(luò)、電源，采用螺釘方式從上到下組裝為一個(gè)整體；金屬冷板為該系統(tǒng)的主要承載結(jié)構(gòu)，陣面采用層壓的方式固定在T組件上，T組件和波控器通過(guò)螺釘方式從兩邊分別固定在金屬冷板上，并在金屬冷板中設(shè)計(jì)液冷流道，通過(guò)液冷的方式解決相控陣天線的散熱問(wèn)題。

2.2 天線電性能仿真

采用微帶天線作為輻射單元，為了滿足±60°波束掃描，輻射單元間距取[dx=dy=5.5]mm。為了實(shí)現(xiàn)良好的圓極化軸比特性，天線輻射單元以2×2子陣進(jìn)行旋轉(zhuǎn)布陣。采用多層高頻PCB板實(shí)現(xiàn)TR組件內(nèi)部無(wú)源電路設(shè)計(jì)。通過(guò)共面波導(dǎo)電路作為芯片的輸入和輸出端，借助仿真軟件將金絲鍵盒帶入仿真，最終實(shí)現(xiàn)輸入和輸出電路匹配。天線陣面子陣和TR組件子陣共用金屬腔體一體化集成，整個(gè)子陣模塊，如圖7所示。

子陣輸入端口的反射系數(shù)仿真結(jié)果，如圖8所示。從圖8中可以看出，在Ka工作頻帶（27.0 GHz±1.0 GHz）范圍內(nèi)，輸入端口的反射系數(shù)[S11≤-20] dB，具有良好的射頻傳輸特性。

通過(guò)一體化建模，有源相控陣天線全陣的仿真模型如圖9所示，掃描方向圖仿真結(jié)果如圖10所示。從結(jié)果可見，該天線能夠?qū)崿F(xiàn)±60°掃描。在掃描范圍內(nèi)天線陣面的無(wú)源增益[G0≥24.6] dBi。

2.3 天線散熱性能仿真

為了實(shí)現(xiàn)相控陣天線的高效散熱，內(nèi)部發(fā)熱芯片直接安裝在TR組件金屬下腔體上，通過(guò)金屬腔體直接將熱傳導(dǎo)給金屬冷板熱層，最后通過(guò)外部液冷的方式進(jìn)行整機(jī)散熱。采用軟件進(jìn)行熱仿真，在外部環(huán)境溫度為25 ℃和冷卻液溫度為25 ℃的情況下，相控陣天線內(nèi)部芯片的溫度云圖仿真結(jié)果，如圖11所示。

從圖11中可以看出：當(dāng)天線達(dá)到熱平衡時(shí)，溫度在25 ～86.7 ℃范圍內(nèi)，功放芯片安裝表面最高溫度為86.7 ℃，通過(guò)計(jì)算折合到芯片的結(jié)溫大約為110 ℃，遠(yuǎn)遠(yuǎn)小于芯片正常使用結(jié)溫150 ℃，因此，該有源相控陣天線能夠確保長(zhǎng)時(shí)、可靠的工作。

3 實(shí)驗(yàn)結(jié)果

通過(guò)上述仿真分析設(shè)計(jì)，加工制造該Ka頻段“瓦式”相控陣天線的原理樣機(jī)的最終實(shí)物如圖12所示。該原理樣機(jī)的尺寸為（不含對(duì)外接口）104 mm×104 mm×56 mm，重量為1.42 kg，具有輕質(zhì)、小型化的特點(diǎn)。

對(duì)電性能進(jìn)行測(cè)試，原理樣機(jī)的EIRP（Effective Isotropic Radiated Power）[≥]38.4 dBW，噪聲系數(shù)[≥4.05] dB，測(cè)試值與設(shè)計(jì)值吻合的很好。掃描方向圖的測(cè)試結(jié)果如圖13所示。從圖13可以看出，該原理樣機(jī)能夠?qū)崿F(xiàn)[±60°]掃描，法向副瓣電平為-11.5 dB，掃描到±60°時(shí)，副瓣電平也能達(dá)到-8.5 dB，與設(shè)計(jì)指標(biāo)基本吻合，驗(yàn)證了本文提出方法的正確性。

4 結(jié) 語(yǔ)

本文提出了一種Ka頻段“瓦式”有源相控陣天線的設(shè)計(jì)方法。該方法主要采用多功能集成芯片和子陣模塊化設(shè)計(jì)思路。最后設(shè)計(jì)了一種電控掃描的Ka頻段“瓦式”有源相控天線，并加工制造原理樣機(jī)。對(duì)電性能進(jìn)行測(cè)試，原理樣機(jī)的EIRP≥38.4 dBW，噪聲系數(shù)≥4.05 dB。測(cè)試結(jié)果與設(shè)計(jì)值基本吻合，驗(yàn)證了本文提出方法的正確性。

參考文獻(xiàn)

[1] BROOKNER E. Recent developments and future trends in phased arrays [C]// Proceedings of 2013 IEEE International Symposium on Phased Array System and Technology. Waltham： IEEE， 2013： 43?53.

[2] 孔挺，宮芳，謝彥宏，等.機(jī)載有源相控陣預(yù)警雷達(dá)及應(yīng)用[J].現(xiàn)代電子技術(shù)，2010，33（17）：20?22.

[3] KINZEL J， EDWARD B J， REES D E. V?band space?based phased arrays [J]. Microwave journal， 1987， 30（1）： 89?102.

[4] GRIFFIN D W， PARFITT A J. Electromagnetic design aspects of packages for monolithic microwave integrated circuit?based arrays with integrated antenna elements [J]. IEEE transactions on antennas and propagation， 1995， 43（9）： 927?931.

[5] 彭祥龍.相控陣天線集成技術(shù)[J].電訊技術(shù)，2010（10）：112?117.

[6] LAMBARD T， LAFOND O， HIMDI M， et al. Ka?band phased array antenna for high?data?rate SATCOM [J]. IEEE antennas and wireless propagation letters， 2012， 11（1）： 256?259.

[7] HAN K， WU L， SUN Y， et al. The development of an Ka band 8×8 active phased array antenna based on vector modulation technology [C]// Proceedings of 2012 IEEE International Workshop on Antenna Technology. Hongkong， China： IEEE， 2012： 453?456.

[8] SANZGIRL S， BOSTROM D， POTTENGER W， et al. A hybrid tile approach for Ka band subarray modules [J]. IEEE transactions on antennas and propagation， 1995， 43（9）： 953?959.

[9] HOLZWARTH S， LITSCHKE O， SIMON W， et al. Highly integrated 8×8 antenna array demonstrator on LTCC with integrated RF circuitry and liquid cooling [C]// Proceedings of the Fourth European Conference on Antennas Propagation. Barcelona： IEEE， 2010： 1?4.

[10] MAILLOUX R J. Phased array antenna handbook [M]. Norwood， MA： Artech House， 1994.

[11] 何慶強(qiáng)，姚明，任志剛，等.結(jié)構(gòu)功能一體化相控陣天線高密度集成設(shè)計(jì)方法[J].電子元件與材料，2015，34（5）：61?65.