一種利用DDR3建立五維立體雜波圖的實(shí)現(xiàn)方法

王輝輝　任　彥

(西安電子工程研究所　西安　710100)

0　引言

現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)實(shí)時(shí)記錄雜波、分析雜波的存在、強(qiáng)弱和變化，從而及時(shí)改變處理系統(tǒng)以適應(yīng)時(shí)變的雜波環(huán)境[1]。雜波圖是是用于檢測(cè)具有極低多普勒頻率運(yùn)動(dòng)目標(biāo)或者抑制雜波的一種技術(shù)[2]。雜波圖實(shí)時(shí)地記錄下雷達(dá)陣地周?chē)h(huán)境的雜波分布及其強(qiáng)度變化，使動(dòng)目標(biāo)顯示系統(tǒng)始終處于線性工作狀態(tài)，進(jìn)而獲得良好的動(dòng)目標(biāo)顯示性能[3]。傳統(tǒng)的雜波圖是最簡(jiǎn)單的二維平面雜波圖，平面雜波圖要求存儲(chǔ)量小，易于工程實(shí)現(xiàn)，但是平面雜波圖不能區(qū)分高低空區(qū)域，高波束的高空雜波必將影響低波束干凈空域的目標(biāo)探測(cè)，地面雜波也必將影響高空干凈區(qū)域的目標(biāo)探測(cè)。另外就是三維立體雜波圖[4]，三維立體雜波圖將雷達(dá)的探測(cè)范圍劃分成若干個(gè)距離/方位/仰角區(qū)單元，相比傳統(tǒng)雜波圖，三維立體雜波圖能夠區(qū)分高低空區(qū)域，但是，一方面三維立體雜波圖沒(méi)有建立全頻率通道雜波圖，不能夠?qū)Φ匚镫s波和氣象雜波進(jìn)行有效抑制；另一方面三維立體雜波圖對(duì)雷達(dá)探測(cè)范圍內(nèi)的雜波區(qū)的劃分也不夠精細(xì)，雜波功率估算方法采用的是脈內(nèi)距離單元平均和脈間相關(guān)積累的方法，因此雜波圖的分辨率不高，這導(dǎo)致雷達(dá)對(duì)地物雜波和氣象雜波的抑制不夠充分，從而降低了雷達(dá)的檢測(cè)性能和對(duì)雜波環(huán)境的適應(yīng)性。本文提出了一種通過(guò)FPGA對(duì)DDR3-SDRAM的讀寫(xiě)控制來(lái)實(shí)現(xiàn)五維動(dòng)態(tài)立體雜波圖的方法。該方法將雷達(dá)探測(cè)范圍按照方位，俯仰，距離，多普勒通道和PRF模式進(jìn)行了雜波精細(xì)劃分。

1　雜波圖的基本原理

雜波圖是雷達(dá)威力范圍內(nèi)存儲(chǔ)在存儲(chǔ)器中的雜波強(qiáng)度分布圖，將雷達(dá)探測(cè)范圍按照一定的劃分方法劃分為許多雜波圖單元，雷達(dá)工作時(shí)隨著波束的掃描，當(dāng)波束掃回到同一雜波圖單元時(shí)，新的雜波數(shù)據(jù)均值需要與上一次的雜波均值進(jìn)行迭代更新，如此反復(fù)以獲得穩(wěn)定的雜波強(qiáng)度估值。因此雜波圖的建立是通過(guò)對(duì)雜波數(shù)據(jù)的實(shí)時(shí)迭代更新來(lái)實(shí)現(xiàn)的，雜波圖更新過(guò)程主要采用相關(guān)積累運(yùn)算也稱為遞歸濾波器，其原理框圖如圖1所示，其中K為迭代更新的系數(shù)。遞歸濾波器跟新系數(shù)的選取原則上要兼顧快起伏雜波與慢起伏雜波，選得過(guò)大，將不能迅速響應(yīng)快起伏雜波；選得過(guò)小，慢起伏雜波的虛警變化太大，一般遞歸濾波器的系數(shù)選為7/8。遞歸濾波器是一個(gè)單極點(diǎn)系統(tǒng)，如公式(3)所示。它實(shí)際上是對(duì)各個(gè)雜波單元的多次天線掃描作指數(shù)加權(quán)積累。其傳遞函數(shù)推導(dǎo)為[5]：

y(n)=(1-K)x(n)+Ky(n-1)

(1)

Y(z)=(1-K)X(z)+KY(z)z-1

(2)

則

H(z)=Y(z)/X(z)=(1-K)/(1-Kz-1)

(3)

2　五維立體雜波圖

2.1　FPGA與DDR3的高速接口

本文是利用某雷達(dá)數(shù)字信號(hào)處理板上的FPGA對(duì)外掛的DDR3-SDRAM進(jìn)行讀寫(xiě)來(lái)實(shí)現(xiàn)的。FPGA為Xilinx公司XC6VLX240T，F(xiàn)PGA外掛兩片DDR3-SDRAM，其型號(hào)為MT41J256M16RE，每一片的大小為4Gbits，為了增加存儲(chǔ)量，本文中將兩片DDR3-SDRAM作為一簇來(lái)讀寫(xiě)處理。FPGA對(duì)外掛DDR3-SDRAM的底層操作是通過(guò)ISE自帶的MIG(Memory Interface Generator)核來(lái)實(shí)現(xiàn)的。MIG核的架構(gòu)圖如圖2所示，User Design是用戶層的接口。在該接口核中app_addr是讀寫(xiě)操作地址。app_cmd是讀寫(xiě)操作命令，app_cmd=0是寫(xiě)操作，app_cmd=1是讀操作。app_en是app_addr和app_cmd的使能信號(hào)，只有該信號(hào)為高電平時(shí)，app_addr和app_cmd信號(hào)才被使能。app_rdy是User Interface Block準(zhǔn)備好接收命令的信號(hào)，當(dāng)app_en信號(hào)為高電平時(shí)，如果該信號(hào)變低，則命令app_cmd和地址app_addr是無(wú)效的，這時(shí)必須保持app_en為高電平，同時(shí)保持app_cmd和app_addr的當(dāng)前值，保持到到app_rdy變高為止。app_wdf_data是和寫(xiě)操作命令相對(duì)應(yīng)的寫(xiě)入數(shù)據(jù)。app_wdf_wren是app_wdf_data的寫(xiě)有效信號(hào)。app_wdf_end信號(hào)則表明當(dāng)前的工作時(shí)鐘周期是app_wdf_wren內(nèi)最后一個(gè)輸入數(shù)據(jù)。本文所述方法是通過(guò)編寫(xiě)上層讀寫(xiě)控制邏輯來(lái)實(shí)現(xiàn)五維立體雜波圖的。

2.2　五維雜波圖實(shí)現(xiàn)

將雷達(dá)的探測(cè)范圍按照PRF模式、多普勒通道個(gè)數(shù)、方位、俯仰和距離劃分成若干個(gè)雜波單元，對(duì)于某一模式，該模式下的方位角區(qū)、俯仰角區(qū)、PRF模式、距離單元個(gè)數(shù)和多普勒通道數(shù)是固定的，也就是該模式下雷達(dá)探測(cè)范圍內(nèi)的雜波單元個(gè)數(shù)是固定的，因此該模式所需的雜波存儲(chǔ)空間就是固定的。本文所述方法在DDR3-SDRAM中對(duì)不同模式下雜波存儲(chǔ)進(jìn)行了分塊，每個(gè)存儲(chǔ)塊的大小是根據(jù)模式來(lái)分配的，因此塊的大小不同，為了方便描述這里用ΔV來(lái)表示一個(gè)存儲(chǔ)塊。在模式切換的過(guò)程中，根據(jù)模式選擇對(duì)應(yīng)的塊起始地址，進(jìn)行該模式下的雜波圖更新。本文重點(diǎn)闡述對(duì)于該固定模式的雜波存儲(chǔ)塊ΔV區(qū)域的雜波圖更新處理方法，不同模式之間的切換只需改變?chǔ)塊的起始地址即可。五維雜波圖實(shí)現(xiàn)方法如圖3所示。五維雜波圖實(shí)現(xiàn)包括以下步驟：(1)對(duì)DDR3-SDRAM進(jìn)行讀操作，讀出雜波數(shù)據(jù)；(2)利用遞歸濾波器進(jìn)行雜波圖更新，并進(jìn)行數(shù)據(jù)變換處理；(3)將更新完成后的雜波數(shù)據(jù)重新寫(xiě)入DDR3-SDRAM對(duì)應(yīng)位置，完成雜波圖的更新，建立雜波圖。

2.2.1讀雜波圖操作

由于DDR3-SDRAM不能同時(shí)進(jìn)行讀寫(xiě)操作，并且FPGA是流水處理，因此對(duì)于塊ΔV內(nèi)的雜波圖需要分塊更新，將ΔV分為m個(gè)小塊Δv，ΔV=m×Δv，如果不夠一塊的則讀寫(xiě)也按照一塊來(lái)操作。本文對(duì)于小塊Δv的更新時(shí)序是固定的，一個(gè)更新周期內(nèi)完成一塊Δv的更新。第一個(gè)更新周期只進(jìn)行讀操作，也就是讀出第一個(gè)塊Δv內(nèi)的雜波數(shù)據(jù)與新輸入數(shù)據(jù)更新并緩存，第二個(gè)更新周期內(nèi)先讀出第二塊內(nèi)的雜波數(shù)據(jù)，然后將更新后的第一塊的雜波數(shù)據(jù)寫(xiě)入第一塊存儲(chǔ)區(qū)內(nèi)，以此類推，每個(gè)更新周期只更新一小塊Δv，從而實(shí)現(xiàn)該塊Δv雜波圖的更新，更新時(shí)序如圖4所示。

本文更新周期為1024個(gè)工作時(shí)鐘周期，也就是Δv內(nèi)的雜波單元個(gè)數(shù)為1024個(gè)。MIG核對(duì)DDR3-SDRAM的讀操作是8突發(fā)的，一個(gè)讀操作可以讀取8個(gè)地址上的數(shù)據(jù)。由于雜波數(shù)據(jù)是按照16bits存儲(chǔ)的，因此一個(gè)讀操作可以讀取16個(gè)雜波數(shù)據(jù)，讀完一塊Δv需要64次讀操作。在更新有效范圍內(nèi)每相隔1024個(gè)固定工作時(shí)鐘周期產(chǎn)生一個(gè)脈沖，如果不夠1024個(gè)周期時(shí)，也需要產(chǎn)生一個(gè)脈沖。將該脈沖作為產(chǎn)生每塊Δv讀地址的開(kāi)始標(biāo)志脈沖，讀地址由ΔV模式地址加Δv塊基地址加偏移地址三部分構(gòu)成。讀地址產(chǎn)生脈沖到來(lái)時(shí)，將Δv塊的基地址改變，每個(gè)讀地址脈沖基地址增加1024，然后在脈沖后面的前64個(gè)周期產(chǎn)生64個(gè)偏移地址，偏移地址之間的地址偏移量為8，將模式基地址、塊基地址和偏移地址相加得到最終的讀地址，并將讀地址存入FIFO進(jìn)行緩存，如圖3中步驟1所示所示。

讀地址產(chǎn)生脈沖延時(shí)70個(gè)工作時(shí)鐘周期得到每塊讀操作開(kāi)始脈沖，該脈沖是用來(lái)啟動(dòng)讀操作的。MIG核給用戶操作DDR3-SDRAM的工作時(shí)鐘為200M，進(jìn)行64次讀操作至少需要128個(gè)工作時(shí)鐘周期，因此將讀操作開(kāi)始脈沖間隔內(nèi)的前200個(gè)工作周期作為讀處理的時(shí)間周期。每個(gè)讀脈沖到來(lái)時(shí)，使能MIG核的操作命令app_cmd為高電平，開(kāi)始讀操作。當(dāng)MIG核的app_rdy信號(hào)為高時(shí)，使能app_en，讓該信號(hào)保持高電平，將讀地址賦值給app_addr信號(hào)，完成一次讀操作，如果app_rdy變低，不能進(jìn)行讀操作，需要保持app_en為低電平，同時(shí)使app_addr和app_cmd保持當(dāng)前狀態(tài)一直到app_rdy變高。本文中MIG核對(duì)DDR3-SDRAM的讀操作是8突發(fā)的，一次讀操作可以讀出8個(gè)地址的數(shù)據(jù)，對(duì)于位寬為16bits的DDR3-SDRAM，一次讀操作讀出數(shù)據(jù)量為128bits。由于DDR3-SDRAM是由兩片4Gbits的并聯(lián)成兩片的，因此一次讀操作讀出兩個(gè)128bits的數(shù)據(jù)。將讀出來(lái)的位寬為128bits的雜波數(shù)據(jù)存入一個(gè)緩存FIFO中，該FIFO輸入的數(shù)據(jù)位寬為128bits，輸出的數(shù)據(jù)位寬為16bits，讀出的雜波數(shù)據(jù)供更新使用。

2.2.2雜波位寬處理

新輸入雜波幅度值是32bits，因?yàn)槲寰S雜波圖存儲(chǔ)量大，如果按照32bits存儲(chǔ)，F(xiàn)PGA外掛的DDR3-SDRAM存儲(chǔ)量不夠。因此本文對(duì)雜波數(shù)據(jù)(32bits)的位寬做了特殊處理，如圖5所示。如圖3所示，在步驟1中將讀出的雜波數(shù)據(jù)存入了一個(gè)16位輸出的FIFO中進(jìn)行緩存，當(dāng)更新開(kāi)始時(shí)，從該FIFO讀出雜波數(shù)據(jù)，判斷雜波的標(biāo)志位第16位是否為1，如果為1，則對(duì)該雜波數(shù)據(jù)的低15位做平方處理，得到32位的雜波輸出，否則的話，對(duì)雜波數(shù)據(jù)高16位進(jìn)行補(bǔ)零處理，最終將32位的數(shù)據(jù)一方面作為雜波圖輸出，供雜波圖檢測(cè)使用；另一方面和新輸入的雜波數(shù)據(jù)進(jìn)行更新處理，更新過(guò)程采用遞歸濾波器算法處理，遞歸系數(shù)選擇為7/8。對(duì)更新后的雜波數(shù)據(jù)需要做處理以后才能存儲(chǔ)，首先判斷更新完后的雜波數(shù)據(jù)的高17位數(shù)據(jù)是否大于零，如果大于零，那么對(duì)更新的雜波數(shù)據(jù)做開(kāi)平方處理，開(kāi)平方的數(shù)據(jù)需要做標(biāo)志處理，因此取開(kāi)平方以后的數(shù)據(jù)的低15位做為有效雜波數(shù)據(jù)，將第16位作為標(biāo)志位，并將標(biāo)志位置1。否則，取更新后雜波數(shù)據(jù)的低16位作為存儲(chǔ)雜波數(shù)據(jù)。經(jīng)過(guò)處理，需要存儲(chǔ)的雜波數(shù)據(jù)的位寬從32bits變?yōu)?6bits，這樣處理雜波數(shù)據(jù)，既不影響雜波精度，又使得雜波存儲(chǔ)量翻倍。

2.2.3寫(xiě)雜波圖操作

在步驟2中，需要將更新后的數(shù)據(jù)寫(xiě)入外部的DDR3-SDRAM中。步驟S1中讀操作開(kāi)始脈沖間隔內(nèi)的前200個(gè)工作周期作為讀處理的時(shí)間周期，因此從第二個(gè)讀操作開(kāi)始脈沖開(kāi)始，將讀操作開(kāi)始脈沖延時(shí)200個(gè)工作時(shí)鐘周期得到寫(xiě)地址產(chǎn)生脈沖，如圖4所示。將該脈沖作為產(chǎn)生每塊Δv寫(xiě)地址的開(kāi)始標(biāo)志脈沖，由ΔV模式地址加Δv塊基地址加偏移地址三部分構(gòu)成。寫(xiě)地址產(chǎn)生脈沖到來(lái)時(shí)，將Δv塊的基地址改變，每個(gè)寫(xiě)地址脈沖基地址增加1024，然后在脈沖后面的前64個(gè)周期產(chǎn)生64個(gè)偏移地址，偏移地址之間的地址偏移量為8，將模式基地址、塊基地址和偏移地址相加得到最終的寫(xiě)地址，并將寫(xiě)地址存入FIFO進(jìn)行緩存，如圖3所示。

將寫(xiě)地址產(chǎn)生脈沖延時(shí)70個(gè)工作時(shí)鐘周期得到每塊寫(xiě)操作開(kāi)始脈沖，該脈沖是用來(lái)啟動(dòng)寫(xiě)操作的。MIG核對(duì)DDR3-SDRAM的讀操作是8突發(fā)的，一次寫(xiě)操作需要在8個(gè)地址上寫(xiě)入數(shù)據(jù)，對(duì)于位寬為16bits的DDR3-SDRAM，一次寫(xiě)操作寫(xiě)入數(shù)據(jù)量為128bits。由于DDR3-SDRAM是由兩片4Gbits的并聯(lián)成兩片的，因此一次寫(xiě)操作寫(xiě)入兩個(gè)128bits的數(shù)據(jù)。每個(gè)寫(xiě)脈沖到來(lái)時(shí)，使能MIG核的app_cmd=0，開(kāi)始寫(xiě)操作。當(dāng)MIG核的app_rdy信號(hào)為高時(shí)，首先將寫(xiě)地址賦值給app_addr信號(hào)，同時(shí)使能寫(xiě)數(shù)據(jù)使能信號(hào)app_wdf_wren，使得寫(xiě)使能信號(hào)高電平保持兩個(gè)工作時(shí)鐘周期。app_wdf_end信號(hào)是當(dāng)前app_wdf_wren內(nèi)最后一個(gè)輸入數(shù)據(jù)的標(biāo)志，因此使得app_wdf_end信號(hào)的高電平保持一個(gè)周期，并且app_wdf_end的一個(gè)周期的高電平與app_wdf_wren最后一個(gè)周期要嚴(yán)格對(duì)齊。最后使能app_en信號(hào)，完成一次寫(xiě)操作。當(dāng)app_rdy變低時(shí)，如果app_wdf_wren和app_wdf_end已經(jīng)使能，但是app_en未使能時(shí)，保持當(dāng)前app_en的低電平直到app_rdy變高。如果app_wdf_wren和app_wdf_end未使能，則保持app_en當(dāng)前狀態(tài)，并且不是能app_wdf_wren和app_wdf_end信號(hào)，一直到app_rdy信號(hào)變高，才能開(kāi)始一次寫(xiě)操作。本文對(duì)DDR3-SDRAM的寫(xiě)處理的時(shí)序要求很高，app_rdy、app_wdf_wren、app_en、以及app_wdf_end必須按照上述規(guī)則配合起來(lái)，才能完成寫(xiě)操作，只要有一個(gè)出錯(cuò)，沒(méi)有匹配起來(lái)，那么寫(xiě)操作就會(huì)出錯(cuò)，并且這個(gè)錯(cuò)誤將永遠(yuǎn)的保持下去，直到給MIG核復(fù)位。在兩個(gè)讀開(kāi)始脈沖之間的更新周期內(nèi)，必須完成Δv塊的更新，本文設(shè)計(jì)方法能夠保證在兩個(gè)讀開(kāi)始脈沖之間的更新周期內(nèi)完成對(duì)FPGA外掛DDR3-SDRAM的讀寫(xiě)操作，從而完成Δv塊的雜波圖更新處理。

3　仿真與實(shí)現(xiàn)

本文所述方法中DDR3-SDRAM工作時(shí)鐘為400M，用戶層的用戶時(shí)鐘是200M。突發(fā)方式為8突發(fā)。雜波圖迭代跟新系數(shù)K值選擇為7/8。試驗(yàn)的相干積累點(diǎn)數(shù)為32點(diǎn)，每個(gè)PRT內(nèi)數(shù)據(jù)采用仿真的脈壓數(shù)據(jù)，對(duì)每個(gè)PRT的數(shù)據(jù)首先進(jìn)行數(shù)據(jù)重排，然后對(duì)重排結(jié)果進(jìn)行MTD處理，利用MTD結(jié)果建立雜波圖。在FPGA的線調(diào)試工具ChipScope觀察讀寫(xiě)地址控制邏輯以及雜波圖。讀寫(xiě)更新時(shí)序如圖6所示，圖中nd信號(hào)為開(kāi)始更新的有效信號(hào)，表示新雜波數(shù)據(jù)到來(lái)。rd_addr_generate和wr_addr_generate分別表示開(kāi)始產(chǎn)生讀寫(xiě)地址的標(biāo)志信號(hào)，讀寫(xiě)地址產(chǎn)生以后，開(kāi)始進(jìn)行讀寫(xiě)操作，讀寫(xiě)操作開(kāi)始的標(biāo)志信號(hào)為rd_pulse和wr_pusle，從圖中可以看出實(shí)際設(shè)計(jì)的時(shí)序和圖4所要求的雜波圖更新時(shí)序圖一致。

讀操作如圖7所示。由圖可知讀脈沖rd_pulse到來(lái)時(shí)，app_cmd變?yōu)?，開(kāi)始讀操作。當(dāng)app_rdy信號(hào)為高時(shí)，在app_en保持高電平期間讀地址賦值給app_addr信號(hào)，完成了一次讀操作，當(dāng)app_rdy變低時(shí)app_en變?yōu)榈碗娖剑?app_addr和app_cmd保持當(dāng)前狀態(tài)一直到app_rdy變高。讀操作滿足DDR3讀要求，與設(shè)計(jì)相符合。

寫(xiě)操作如圖8所示。由圖可知每個(gè)寫(xiě)脈沖wr_pulse到來(lái)時(shí)， app_cmd信號(hào)置為0，開(kāi)始寫(xiě)操作。當(dāng)app_rdy信號(hào)為高時(shí)，當(dāng)寫(xiě)地址賦值給app_addr信號(hào)時(shí)， app_wdf_wren信號(hào)保持兩個(gè)工作時(shí)鐘周期的高電，app_wdf_end保持一個(gè)周期高電平，且app_wdf_end的一個(gè)周期的高電平與app_wdf_wren兩個(gè)高電平周期的最后一個(gè)周期嚴(yán)格對(duì)齊。當(dāng)app_wdf_wren信號(hào)為低時(shí)，app_en信號(hào)變高，將數(shù)據(jù)和地址送入MIG核，完成一次寫(xiě)操作。當(dāng)app_rdy變低時(shí)，如果app_wdf_wren和app_wdf_end已經(jīng)使能，但是app_en未使能時(shí)，保持當(dāng)前app_en的低電平直到app_rdy變高。如果app_wdf_wren和app_wdf_end未使能，則保持app_en當(dāng)前狀態(tài)，并且不使能app_wdf_wren和app_wdf_end信號(hào)，一直到app_rdy信號(hào)變高，才能開(kāi)始一次寫(xiě)操作。從圖中可知寫(xiě)操作滿足設(shè)計(jì)要求。

MTD后的數(shù)據(jù)和建立的雜波圖如圖9所示，其中圖(a)為雜波圖數(shù)據(jù)，圖(b)為MTD處理后的數(shù)據(jù)，圖中雜波圖和MTD后的二維多普勒平面按照順序的方式顯示。由于為固定的信號(hào)形式，因此經(jīng)過(guò)若干個(gè)相干處理間隔后，雜波圖和MTD處理后的數(shù)據(jù)應(yīng)該近似一致。從圖中可以看出圖(a)和圖(b)近似一致，因此本文提出的方法能夠很好的建立起雜波圖，雜波圖的結(jié)果達(dá)到了預(yù)期。

4　結(jié)束語(yǔ)

由于存儲(chǔ)量較大，傳統(tǒng)的雜波圖不能夠進(jìn)行精細(xì)劃分，這導(dǎo)致來(lái)雷達(dá)檢測(cè)能力下降以及雜波環(huán)境適應(yīng)性不強(qiáng)。本文將兩片DDR3-SDRAM并聯(lián)為一簇來(lái)進(jìn)行讀寫(xiě)操作，在對(duì)雜波幅度位寬進(jìn)行變換的基礎(chǔ)上，提出了一種五維立體雜波圖的實(shí)現(xiàn)方法，通過(guò)FPGA對(duì)DDR3-SDRAM進(jìn)行讀寫(xiě)操作，利用遞歸濾波器對(duì)雜波數(shù)據(jù)進(jìn)行更新，并進(jìn)行數(shù)據(jù)變換處理，完成雜波圖的建立。試驗(yàn)結(jié)果表明：本設(shè)計(jì)方法可以實(shí)現(xiàn)雜波圖的讀寫(xiě)及更新邏輯，同時(shí)雜波位寬的變換使得存儲(chǔ)量可以翻倍，特別是對(duì)于作用距離遠(yuǎn)，工作模式多、雜波圖存儲(chǔ)量大的大型相控陣?yán)走_(dá)來(lái)說(shuō)，本設(shè)計(jì)具有一定的價(jià)值。

參考文獻(xiàn):

[1]劉俊濤,宋萬(wàn)杰,吳順君. 基于FPGA三維雜波圖的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代雷達(dá), 2005,27(12),18-20.

[2]邢孟道,王彤等譯.雷達(dá)信號(hào)處理基礎(chǔ)[M].北京: 電子工業(yè)出版社，2008.

[3]Schleher D C. MTI and pulsed doppler radar. Artech House Boston·London, 1991.

[4]閆修林,阮增苗. 雜波圖技術(shù)在雷達(dá)終端信號(hào)處理中的應(yīng)用[J].現(xiàn)代雷達(dá), 2004, 26(5): 34-36.

[5]劉俊濤.雷達(dá)雜波圖CFAR算法研究及基于FPGA的實(shí)現(xiàn)[D].西安: 西安電子科技大學(xué), 2006: 18-19.