宣文靜+來愛華+丁巖巖+李哲

摘 要： 通過分析信號?地TSV物理結(jié)構(gòu)，提出可擴展等效電路模型，并用數(shù)學表達式表示出電容電感等電學參數(shù)。然后用多物理場耦合三維仿真軟件COMSOL Multiphysics仿真信號?地TSV三維模型，并將COMSOL Multiphysics軟件仿真分析得到的插入損耗結(jié)果和數(shù)學模型得到的結(jié)果作比較，驗證建立的等效電路模型的準確性。最后，分析信號?地TSV半徑、高度與間距對其插入損耗的影響。結(jié)果表明，信號?地TSV互連結(jié)構(gòu)的傳輸性能隨著半徑的增大變得越好，隨著其間距和高度的增加而變得越差。

關(guān)鍵詞： 信號?地硅通孔； 等效電路模型； 插入損耗； 信號傳輸

中圖分類號： TN911.6?34； TP381 文獻標識碼： A 文章編號： 1004?373X（2017）23?0034?04

Abstract： By analyzing the physical structure of signal?ground TSV， a scalable equivalent circuit model is put forward， and its electrical parameters such as capacitance and inductance are shown with mathematical expressions. The multi?physics coupling three?dimensional simulation software COMSOL Multiphysics is used to simulate the three?dimensional model of signal?ground TSV. The insertion loss obtained with COMSOL Multiphysics simulation analysis is compared with that obtained with mathematical model to verify the accuracy of the established equivalent circuit model. The influence of the signal?ground TSV′s radius， height and spacing on the insertion loss is analyzed. The results show that the transmission performance of the signal?ground TSV interconnect structure becomes better with the increase of the radius， and worse with the increase of the height and spacing.

Keywords： signal?ground TSV； equivalent circuit model； insertion loss； signal transmission

0 引 言

TSV作為新一代微電子封裝技術(shù)，在半導體器件中起著越來越重要的作用，其結(jié)構(gòu)使用的方式是垂直互連，這樣能很好地提升封裝密度、提高系統(tǒng)可靠性、降低噪聲及減小功率損耗等。因為TSV結(jié)構(gòu)使用垂直互連方式，使其互連結(jié)構(gòu)尺寸變小、在空間的排布也越密，現(xiàn)在很多微電子使用的工作頻率逐漸提升，因此產(chǎn)生的問題也越來越多，所以，分析TSV互連的傳輸參數(shù)及傳輸性能是很有必要的。從TSV封裝結(jié)構(gòu)上可以看出，作為實現(xiàn)芯片之間互連的TSV結(jié)構(gòu)必須確保電流和信號在整個系統(tǒng)內(nèi)的正確傳輸，TSV半徑、TSV高度、TSV之間的距離，這些參數(shù)的變化對電流和信號在其內(nèi)部的正確傳輸有不可低估的影響。

當前已經(jīng)有許多學者對TSV的電磁性能和傳輸性能進行分析。文獻[1]分析了TSV在熱?結(jié)構(gòu)耦合下3D?TSV互連結(jié)構(gòu)的應力應變，對其信號的完整性分析在振動環(huán)境下有一定的參考；文獻[2]研究單個硅通孔模型證實了應力分布受填充材料的影響，提出鎢在熱應力方面的優(yōu)越性，得出了硅通孔尺寸（通孔半徑、通孔高度等）與熱應力之間的關(guān)系與規(guī)律；文獻[3]通過HFSS對TSV進行建模與耗散分析研究了TSV直徑與間距比例對其耗散系數(shù)的影響；文獻[4]在傳熱條件下分別提取了硅通孔縱向和橫向的熱阻和溫度的熱傳輸解析模型；文獻[5]分析了硅通孔物理結(jié)構(gòu)尺寸參數(shù)（半徑、寬高比、絕緣層厚度和TSV填充物）對硅通孔熱傳導的影響；文獻[6]提出一種同軸TSV結(jié)構(gòu)，并利用HFSS軟件分析了不同絕緣層材料的介電常數(shù)對TSV傳輸性能的影響；文獻[7]綜合分析了TSV材料、結(jié)構(gòu)參數(shù)對其RLC寄生效應參數(shù)的影響；文獻[8]在傳熱條件下分別提取了硅通孔縱向和橫向的熱阻和溫度的熱傳輸解析模型；文獻[9]研究了填充材料對TSV微凸點可靠性的影響。對此，本文以信號?地TSV互連結(jié)構(gòu)為研究對象，采用建立等效電路模型和利用多物理場仿真軟件COMSOL Multiphysics建立信號?地TSV互連結(jié)構(gòu)的三維電磁仿真模型，對高頻條件下的信號?地TSV互連結(jié)構(gòu)進行仿真分析，研究信號?地TSV半徑、高度和間距等互連結(jié)構(gòu)參數(shù)對信號傳輸?shù)挠绊?。研究結(jié)果為提高高頻條件下信號?地TSV互連結(jié)構(gòu)的信號完整性提供了有效的參考。

1 信號?地TSV互連結(jié)構(gòu)信號完整性等效電路

模型分析

可以看出，絕緣體電容是信號?地TSV半徑[rTSV]、信號?地TSV高度[hTSV]、信號?地TSV絕緣層厚度[tTSV]、導體銅的相對介質(zhì)常數(shù)[ξ0]和絕緣體的相對介電常數(shù)[ξr]的函數(shù)。信號?地TSV的等效電路模型原理圖如圖1所示，從等效電路模型中可以看出其絕緣體電容由兩個平行的部分組成，所以[C絕緣體]（單位：F）的方程可以用信號?地TSV整體絕緣體電容的一半來表示。endprint

1.1 帶凸起塊的信號?地TSV電阻參數(shù)提取

1.2 帶凸起塊的信號?地TSV電感參數(shù)提取

隨著工作頻率越來越高，電感的阻抗開始變得比電阻的阻抗還要大。信號?地TSV的電感[LTSV，][L凸起塊]（單位：H）的表達式見式（4）和式（5），[LTSV，][L凸起塊]由兩條平行導線和凸起塊間的回路電感模型導出。[LTSV，][L凸起塊]也用結(jié)構(gòu)參數(shù)計算，如信號?地TSV半徑[rTSV]、信號?地TSV之間距離[lTSV]、信號?地TSV高度[hTSV]、凸起塊直徑[d凸起塊、]凸起塊高度[h凸起塊]和信號?地TSV的材料相對磁導率[u]。

通過信號?地TSV的物理結(jié)構(gòu)建立了信號?地TSV等效電路模型和帶凸起塊的信號?地TSV等效電路模型。該等效電路模型是在分析其物理結(jié)構(gòu)尺寸RLC方程的基礎上進行延伸的，并且都是以信號?地TSV和凸起塊結(jié)構(gòu)尺寸設計參數(shù)的函數(shù)，因此，每個解析方程都是可擴展的。

2 信號?地TSV互連結(jié)構(gòu)信號傳輸性能分析

本文以信號?地TSV為研究對象，導體和凸起塊材料為銅，絕緣層為SiO2，信號?地TSV之間填充層為硅。信號?地TSV互連物理結(jié)構(gòu)仿真圖如圖2所示，其中[r，][h，][l]分別為信號?地TSV的半徑、信號?地TSV的高度，及信號?地TSV之間的距離。

采用多物理場仿真軟件COMSOL Multiphysics建立信號?地TSV互連結(jié)構(gòu)信號完整性分析模型如圖3所示。該模型的參數(shù)設置為：基體長為200 μm，寬為100 μm，高為120 μm，凸起塊的高度為10 μm，凸起塊的半徑為35 μm，信號?地TSV半徑為25 μm，SiO2層厚度為0.2 μm，空氣層長為220 μm，寬為120 μm，高為140 μm。

驗證前面提出的信號?地TSV可擴展等效電路模型的可行性，在這里比較信號?地TSV插入損耗（[S21]參數(shù)）的數(shù)學模型推導出的結(jié)果和用COMSOL Multiphysics仿真軟件模擬仿真得到的[S21]參數(shù)的差別。然后以信號?地TSV半徑[rTSV、]信號?地TSV之間距離[lTSV]和信號?地TSV高度[hTSV]等參數(shù)為變量進行一系列仿真以驗證該模型的可擴展性。

對圖2信號?地TSV互連結(jié)構(gòu)仿真模型定義散射邊界條件和添加波端口激勵，設置頻率范圍和不同的結(jié)構(gòu)參數(shù)進行仿真計算，可以得到模型的插入損耗[S21]參數(shù)，插入損耗描述了傳輸路線信號正向傳輸性能的參數(shù)，信號傳輸性能與插入損耗的值成正比，插入損耗越小說明信號傳輸性能就越差。下面在不同頻率下改變信號?地TSV的結(jié)構(gòu)參數(shù)對其插入損耗進行仿真分析。

2.1 信號?地TSV半徑對信號傳輸?shù)挠绊?/p>

為了研究信號?地TSV半徑對信號傳輸?shù)挠绊?，固定其他信?地TSV互連結(jié)構(gòu)參數(shù)不變，只改變信號?地TSV半徑[rTSV]。信號?地TSV半徑[rTSV]變化時，信號?地TSV等效電路可擴展模型中基本所有的電容電感電阻參數(shù)都會隨之產(chǎn)生變化，信號?地TSV插入損耗[S21]隨著[rTSV]的變化情況如圖4所示。

當[rTSV]從25 μm增大到35 μm時，[S21]插入損耗增大。所以隨著信號?地TSV的半徑的增大，信號?地TSV互連結(jié)構(gòu)的插入損耗隨之增大，信號?地TSV的信號傳輸性能越好?？偟膩碚f，[rTSV]增大時，信號?地TSV通道總的插入損耗是增大的，這主要是由[C硅襯底]和[G硅襯底]決定的。因為[rTSV]的增大，信號?地TSV之間有效距離就會減小，硅襯底電容[C硅襯底]和電導[G硅襯底]增大，使信號?地TSV的插入損耗[S21]增大。另外，信號?地TSV穿過絕緣層與硅襯底接觸的有效面積也就增大，根據(jù)式（1）可知絕緣體電容[C絕緣體]增大，既而插入損耗[S21]也增大。因此，信號?地TSV插入損耗參數(shù)[S21]隨著[rTSV]的增加而增大，總而言之，[rTSV]在整個頻域范圍內(nèi)都會對信號?地TSV通道的插入損耗產(chǎn)生影響，因此在信號?地TSV互連結(jié)構(gòu)設計制作過程中，適當增大信號?地TSV半徑，使其信號傳輸性能提升。

2.2 信號?地TSV互連結(jié)構(gòu)之間的距離對信號傳輸?shù)挠绊?/p>

為了研究信號?地TSV互連結(jié)構(gòu)之間的距離對其信號傳輸?shù)挠绊懀潭ㄆ渌盘?地TSV互連結(jié)構(gòu)參數(shù)不變，只改變信號?地TSV互連結(jié)構(gòu)之間的距離[lTSV]。將[lTSV]的值分別取為60 μm，80 μm和100 μm。信號?地TSV插入損耗[S21]隨著[lTSV]的變化情況如圖5所示。由圖5可知，在所選取的信號?地TSV間距范圍內(nèi)，隨著信號TSV與地TSV之間距離減小，插入損耗值逐漸增大，這是因為信號與地之間的距離減小其實際距離也減小，信號?地TSV中硅襯底的電容[C硅襯底]和電導[G硅襯底]會增大，既而導致信號?地TSV插入損耗數(shù)值增大。

綜合前面分析可知，硅襯底是影響信號?地TSV電阻損失的重要因素，因為信號?地TSV是垂直于硅襯底平面生成的而且硅襯底是導電的。信號?地TSV自身的電阻[RTSV]也是影響電阻損耗的另一個重要因素，但是因為信號?地TSV是用金屬銅制造的，由于其電阻很小，所以其電阻可以不考慮。

2.3 信號?地TSV高度對信號傳輸?shù)挠绊?/p>

為了研究信號?地TSV高度變化對其信號傳輸?shù)挠绊懀潭ㄆ渌盘?地TSV互連結(jié)構(gòu)參數(shù)不變，只改變信號?地TSV高度[hTSV。]信號?地TSV高度[hTSV]分別取100 μm，110 μm和120 μm，從圖6可知，在整個頻率范圍內(nèi)隨著信號?地TSV高度[hTSV]的增大，信號?地TSV插入損耗都在減小，因此可知其傳輸性能與高度呈反比關(guān)系。這是因為當[hTSV]增大時，不僅[C硅襯底]和[G硅襯底]會增大，而且[LTSV]同樣會增大，插入損耗數(shù)值就隨[hTSV]的增大而減小，信號?地TSV的信號傳輸性能隨著[hTSV]的增大而變得越好。所以，在信號?地TSV互連結(jié)構(gòu)設計制作過程中應該適當減小其高度，這樣才能有效提高信號?地TSV信號傳輸性能。endprint

3 結(jié) 論

從信號?地TSV互連結(jié)構(gòu)電磁傳輸性能仿真結(jié)果分析可知信號?地TSV互連結(jié)構(gòu)參數(shù)對信號傳輸特性的影響。信號?地TSV互連結(jié)構(gòu)的插入損耗隨著信號頻率的增加而減小，信號?地TSV互連結(jié)構(gòu)的信號傳輸性能變差。其信號?地TSV互連結(jié)構(gòu)之間的距離和高度與傳輸性能成反比，信號?地TSV互連結(jié)構(gòu)的半徑與傳輸性能成正比。仿真得出的結(jié)果與建立的信號?地TSV的等效電路模型進行對比也得到了很好的驗證。本文給出的信號?地TSV互連結(jié)構(gòu)參數(shù)與信號傳輸特性的規(guī)律可以為設計者提供信號?地TSV互連結(jié)構(gòu)尺寸方面的參考，進而提升三維集成電路的設計效率。

參考文獻

[1] 黃春躍，梁穎，熊國際，等.基于熱?結(jié)構(gòu)耦合的3D?TSV互連結(jié)構(gòu)的應力應變分析[J].電子元件與材料，2014，33（7）：85?90.

[2] 袁琰紅，高立明，吳昊，等.硅通孔尺寸與材料對熱應力的影響[J].半導體技術(shù)，2013（2）：255?258.

[3] 李琰.TSV建模與耗散分析[D].西安：西安電子科技大學，2014.

[4] 朱樟明，左平，楊銀堂.考慮硅通孔的三維集成電路熱傳輸解析模型[J].物理學報，2011（11）：683?688.

[5] HOE Y Y G， TANG G Y， DAMARUGANATH P， et al. Effect of TSV interposer on the thermal performance of FCBGA package [C]// Proceedings of 2009 the 11th Electronics Packa?ging Technology Conference. Singapore： IEEE， 2009： 778?786.

[6] SOON W H， SEUNG W Y， QIAOER Z， et al. High RF performance TSV silicon carrier for high frequency application [C]// Proceedings of 2008 Electronic Components and Technology Conference. Lake Buena Vista： IEEE， 2010： 1946?1952.

[7] GURUPRASAD K， MICHELE S， KRISTIN D M， et al. Electrical modeling and characterization of through silicon via for three?dimensional ICs [J]. IEEE transactions on electron devices， 2010， 57 （1）： 256?262.

[8] CHERYL S S， JOHN H L. Nonlinear thermal stress/strain analyses of copper filled TSV（through silicon via） and their flip?chip microbumps [J]. IEEE transactions on advanced packaging， 2009， 32（4）： 720?728.endprint