何振宇

摘 要：本篇文章主要論述了一種論述了一種信號發(fā)生器的設(shè)計(jì)，主要是基于Fpga軟核，采用verilong語言的編程，綜合出硬件電路。設(shè)計(jì)的的硬件電路一般分為累加器，rom查找表，外圍電路包括高速DAC轉(zhuǎn)換模塊和低通濾波器，其中的關(guān)鍵主要是關(guān)于ROM的地址產(chǎn)生，從而查找出相應(yīng)的值。最后產(chǎn)生的正弦波形完全滿足開始設(shè)定的頻率，而且精度高，可操作性強(qiáng)。

關(guān)鍵詞：FPGA ；累加器 ； ROM查找表 ；外圍電路

引言：現(xiàn)代通信技術(shù)迅速發(fā)展，在許多醫(yī)學(xué)、工業(yè)、科研等眾多領(lǐng)域，都需要信號產(chǎn)生滿足需要的信號，如正弦波、三角波、鋸齒波等?，F(xiàn)在用傳統(tǒng)上用振蕩器產(chǎn)生的正弦波形不靈活，所以現(xiàn)在來闡述一種基于Fpga 快速產(chǎn)生的正弦波的原理。產(chǎn)生的正弦波可以對通過編程的方式來進(jìn)行修改與維護(hù)，所以靈活性很強(qiáng)。

1.總體設(shè)計(jì)方案。

從上圖可以看出，組成的部分包括累加器，加法器，rom波形數(shù)據(jù)表和D/A轉(zhuǎn)換模塊構(gòu)成。

2.累加器模塊

本次設(shè)計(jì)頻率字采用32字節(jié)的位寬，相位字采用11字節(jié)位寬。首先將輸入的頻率字和相位字緩存在寄存器中，然后在每次系統(tǒng)時(shí)鐘的到來的時(shí)候加上頻率字的大小，記為F_CNT，從高到留取的低F_CNT的12位和輸入的相位字累加得到Rom的地址，從而根據(jù)不同時(shí)間得到的地址查找出對應(yīng)的值。對于相位的調(diào)整，則更加簡單，我們只需要在每個(gè)取樣點(diǎn)的序號上加上一個(gè)偏移量，便可實(shí)現(xiàn)相位的控制。

頻率的計(jì)算公式：F=B×2^12（其中B為頻率控制字）

相位計(jì)算公式： P=A*π/1024（其中A為相位控制字）

3.Rom查找表

Rom即只是可讀的存儲器的簡稱，是一種中只能從中讀取數(shù)據(jù)不能寫入的存儲器。用ip核直接設(shè)計(jì)出Rom，其中Rom的地址為12位寬對應(yīng)F_CNT的高12位的位寬，深度設(shè)置為4096，用matlab獲取4096個(gè)點(diǎn)的正弦信號的值，添加到mif文件中。

4.高速DAC轉(zhuǎn)換設(shè)計(jì)

數(shù)字模擬轉(zhuǎn)換器是一種將數(shù)字信號轉(zhuǎn)換為模擬信號（以電流、電壓或電荷的形式）的設(shè)備。將得到的數(shù)字信號通過DAC模塊裝換成模擬信號，為了數(shù)據(jù)的準(zhǔn)確性，必須保證轉(zhuǎn)換的速率足夠快。為此本次設(shè)計(jì)采用ACM9767模塊。該模塊具有單電源5v供電輸入，分辨率為14為，輸出電壓為正負(fù)5v，轉(zhuǎn)換速率高達(dá)125Msps，非常適用信號發(fā)生器。

5.低通濾波模塊

低通濾波器是容許低于截止頻率的信號通過， 但高于截止頻率的信號不能通過的電子濾波裝置。從高速DAC得到數(shù)字信號的平滑度不高，通過低通濾波去除低于截止頻率的信號，就能得到理想的正弦波信號。本次設(shè)計(jì)的低通濾波模塊采用TL6600低通濾波器，采用3v、5v和正負(fù)5v工作電源，15MHZ截止頻率的0.5db紋波四階低通濾波器，76db s/n低失真。

結(jié)束語

使用FPGA做出的信號發(fā)生器通過該變mif文件的數(shù)據(jù)就可以輸出任意波形的信號，使用FPGA做出的信號發(fā)生器具有相對帶寬大，頻率裝換時(shí)間短、分辨率高和相位連續(xù)性好等優(yōu)點(diǎn)，較容易實(shí)現(xiàn)頻率、相位以及幅度的數(shù)控調(diào)制。這樣做出的信號發(fā)生器靈活性相較于傳統(tǒng)的信號發(fā)生器要高。

參考文獻(xiàn)：

[1]崔永俊，王晉偉，賈磊，楊兵.基于FPGA的DDS信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J]電子器件 ， 2016 ， 39 （2） ：339-343

[2]李勇，艾竹君，劉巧云，史亞彬，方巍.基于FPGA的DDS設(shè)計(jì)方法[J]低溫與超導(dǎo) ， 2007 ， 35 （6） ：539-542