王鍵　張宗寅　袁燕燕

摘 要：針對(duì)電氣設(shè)備降低電路或元件發(fā)射和接收有害射頻的能量，并滿足所需的電磁兼容水平的目的，必須恰當(dāng)?shù)剡x擇電容。文章主要從信號(hào)完整性方面討論了在PCB電磁兼容設(shè)計(jì)中整形電容、旁路和退耦電容、儲(chǔ)能電容的選擇依據(jù)與計(jì)算方法。通過工程實(shí)踐證明選擇電容的方法合適且參數(shù)精確，對(duì)PCB電磁兼容設(shè)計(jì)具有指導(dǎo)作用。

關(guān)鍵詞：電磁兼容；電容；信號(hào)整形；儲(chǔ)能；退耦；旁路

中圖分類號(hào)：TN406 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：2095-2945（2018）04-0101-04

Abstract： For the purpose of reducing the energy of the circuit or component to transmit and receive harmful radio frequency （RF） and to meet the required level of EMC， the capacitance must be properly selected. This paper mainly discusses the selection basis and calculation method of shaping capacitance， bypass and decoupling capacitance and energy storage capacitance in PCB EMC design from the aspect of signal integrity. Through engineering practice， it is proved that the method of selecting capacitance is suitable and the parameters are accurate， which can guide the design of PCB EMC.

Keywords： electromagnetic compatibility； capacitance； signal shaping； energy storage； decoupling； bypass

引言

電磁兼容（EMC）是指電子和電氣系統(tǒng)、設(shè)備和裝置在其正常運(yùn)行的電磁環(huán)境中，能按照預(yù)先的設(shè)計(jì)要求運(yùn)行，正常運(yùn)行中產(chǎn)生的電磁干擾在一定的安全范圍內(nèi)，并對(duì)其運(yùn)行環(huán)境中的電磁干擾具有一定的抗干擾性[1]。進(jìn)行電磁兼容性設(shè)計(jì)的目標(biāo)是保證設(shè)計(jì)的產(chǎn)品在預(yù)定的電磁環(huán)境下能夠正確可靠地操作和運(yùn)行。特別是在現(xiàn)在ARM或FPGA等高速或高頻電路設(shè)計(jì)中電磁干擾的危害越來越大，因此，在PCB電磁兼容設(shè)計(jì)時(shí)電容的選擇至關(guān)重要。

1 電磁干擾的類型

電磁干擾（EMI）從本質(zhì)上說就是缺乏電磁兼容性，是有害電磁能量由一個(gè)電子設(shè)備經(jīng)輻射或傳導(dǎo)傳送到另一個(gè)電子設(shè)備的過程，在實(shí)際應(yīng)用中特別一般是射頻（RF）信號(hào)的電磁干擾[2]。常見的電磁干擾主要分為電子系統(tǒng)在正常運(yùn)行時(shí)自身產(chǎn)生的內(nèi)部干擾和外部信號(hào)干擾。

內(nèi)部干擾指信號(hào)在傳輸過程中由于元件之間的耦合、PCB板走線和元器件自身的寄生參數(shù)耦合引起，會(huì)使信號(hào)之間產(chǎn)生相互干擾、衰減和變形。外部干擾一般有周期性的信號(hào)產(chǎn)生的諧波引起或者電子設(shè)備本身的抗干擾度不夠引起。

對(duì)產(chǎn)品進(jìn)行EMC設(shè)計(jì)時(shí)主要考慮干擾源五方面內(nèi)容，即：頻譜范圍、幅度、時(shí)間、阻抗、尺度[3]。只要找到EMI問題的根源，在PCB設(shè)計(jì)時(shí)結(jié)合以上五方面就能搞清楚發(fā)生EMI問題的原因。在PCB設(shè)計(jì)時(shí)，由于電流總是沿一個(gè)或多個(gè)閉合回路流動(dòng)，因此在電流和電壓兩者中更關(guān)注電流流動(dòng)，電子設(shè)備要想實(shí)現(xiàn)預(yù)先設(shè)計(jì)的功能，就必須引導(dǎo)信號(hào)沿著設(shè)計(jì)好的電路流動(dòng)，同時(shí)將干擾源和負(fù)載之間的線路設(shè)計(jì)成高阻抗路徑，將干擾源和地之間的路徑設(shè)計(jì)為低阻抗路徑，確保射頻干擾信號(hào)能對(duì)地短路，以便轉(zhuǎn)移干擾電流使之遠(yuǎn)離負(fù)載或易受干擾電路。

2 電容的選擇

2.1 信號(hào)整形電容

電容能對(duì)PCB中各信號(hào)線上的差模信號(hào)整形。電容能改變信號(hào)邊沿變化速率，能使信號(hào)由邏輯狀態(tài)0向邏輯狀態(tài)1躍變的信號(hào)沿變得平緩。

圖1描述了時(shí)鐘信號(hào)切換速率變化的情形，在切換幅度不變的情況下，切換時(shí)間tr已經(jīng)有很大改變，信號(hào)沿被延長(zhǎng)或變慢是由電容的充放電引起的。關(guān)于切換時(shí)間的改變，圖2是電容的充放電方程，使用了未加負(fù)載的戴維南等效電路。驅(qū)動(dòng)器或時(shí)鐘電路的內(nèi)部電壓源是Vb，內(nèi)部串聯(lián)電阻式Rs。用圖2中的公式可以計(jì)算出圖1中電容所引起的時(shí)間變化。

對(duì)信號(hào)邊沿躍變使用傅里葉分析，會(huì)發(fā)現(xiàn)此時(shí)減少了相當(dāng)?shù)腞F能量，整體頻譜能量也有所下降，EMI性能得到改善[4]。在設(shè)計(jì)中還應(yīng)注意，變緩的邊沿速率不應(yīng)影響到元件正常工作性能。對(duì)信號(hào)整形所用電容值一般有兩種計(jì)算方法。根據(jù)特定諧振頻率可算出最優(yōu)性能的電容值，實(shí)際應(yīng)用中還應(yīng)考慮到安裝元件的引腳電感、引線電感以及其他可能影響電容諧振頻率的寄生參數(shù)。在計(jì)算信號(hào)整形濾波電容之前，必須先確定戴維南等效網(wǎng)絡(luò)的阻抗。

方法1：使用式（1）來確定整形電容的最大值。已知時(shí)鐘信號(hào)的邊沿速率是：

使用電容調(diào)整信號(hào)邊沿跳變特性時(shí)，還應(yīng)注意：如果變緩的邊沿速率在可接受的范圍內(nèi)，一般使用計(jì)算值Cmax的三倍作為新的上限；要根據(jù)使用環(huán)境選用正確額定電壓及合適材質(zhì)的電容；電容的精度在+80%/-0%的偏差對(duì)供電濾波可以接受，但對(duì)高頻信號(hào)則不可接受；安裝電容盡量使用最短引腳和最短引線；大容量電容會(huì)使信號(hào)過度失真，要注意電路是否因安裝了電容而影響其正常功能。

2.2 儲(chǔ)能電容

儲(chǔ)能電容作用是確保提供足夠穩(wěn)定的直流電壓和電流，尤其是數(shù)字器件在最大容性負(fù)載狀態(tài)下同時(shí)傳送數(shù)據(jù)、地址和控制信號(hào)時(shí)，元件將此時(shí)瞬態(tài)電流送到所有輸出負(fù)載，每個(gè)負(fù)載都要消耗電流，負(fù)載數(shù)目越多通過驅(qū)動(dòng)源的電流就越大。另外元件的邏輯狀態(tài)切換也會(huì)引起電源的電流波動(dòng)，這種波動(dòng)會(huì)導(dǎo)致電源電壓下跌并影響到其他元件。儲(chǔ)能電容為電路提供能量?jī)?chǔ)備，使電壓和電流維持在最佳穩(wěn)定狀態(tài)。如圖3所示，在一塊PCB板中，均勻排列的容量較大的鉭電容保證了這塊PCB板上同一電壓的值保持不變。endprint

元件的直流供電不僅需要高頻退耦，而且也需要鉭介質(zhì)儲(chǔ)能電容，用來降低射頻信號(hào)對(duì)電源的影響，每?jī)蓚€(gè)集成電路和超大規(guī)模集成電路需要一個(gè)儲(chǔ)能電容，一般靠近供電連接器入口處，連接子板、外設(shè)及輔助電路的電源端子附近，大功率數(shù)字元件附近，離電源輸入端子最遠(yuǎn)的位置，遠(yuǎn)離電源輸入端子的元件高密度區(qū)域，時(shí)鐘電路附近，存儲(chǔ)器附近都需要放置儲(chǔ)能電容。儲(chǔ)能電容耐壓值一般為電源額定電壓的二倍，這樣可有效防止電壓波動(dòng)時(shí)損毀電容器[5]。

式（3）可以用來計(jì)算所有電容所消耗的峰值沖擊電流，過多的儲(chǔ)能電容會(huì)拉動(dòng)大量電流，增大供電壓力，并不是越多越好。在高速PCB設(shè)計(jì)時(shí)，選擇儲(chǔ)能電容還要考慮諧振、PCB布局、引腳電感、電源和地平面的影響。選擇儲(chǔ)能電容的一般步驟為：

（1）先估算電路板上的最大消耗電流（ΔI），必須考慮到當(dāng)所有邏輯門同時(shí)切換時(shí)因邏輯交疊-傳導(dǎo)電流對(duì)電源波動(dòng)帶來的影響。

（2）有電路的運(yùn)行狀態(tài)計(jì)算出電路的最大電壓變化（ΔV），乘以安全系數(shù)留出余量。

2.3 退耦和旁路電容

旁路和退耦是指把能量從一個(gè)電路轉(zhuǎn)移到另一個(gè)電路，用于提高電路的供電質(zhì)量。在PCB布線時(shí)要考慮電源和地平面及元件和內(nèi)部電源連接面。退耦用來除去高頻元件進(jìn)入電源分配網(wǎng)絡(luò)的射頻能量，保證元件引腳在接有最大容性負(fù)載的狀態(tài)下，同時(shí)切換邏輯電平時(shí)有足夠的動(dòng)態(tài)電壓和電流，使電源一直處于低阻抗?fàn)顟B(tài)，對(duì)抑制電路板上尖峰電流沖擊至關(guān)重要[6]，如圖4所示。旁路是將來自元件或電線耦合的無用射頻噪聲從一個(gè)區(qū)域移除，對(duì)于濾波和防止干擾進(jìn)入敏感區(qū)域是不可缺少的，如圖5所示。

信號(hào)周期性切換的元件必須進(jìn)行射頻退耦，用于防止切換能量沖擊灌入電源和地分配系統(tǒng)，如果不進(jìn)行射頻退耦這些能量會(huì)以共?；蛘卟钅５男问絺鞑サ狡渌娐贰Ｒ话氵x用鉭電容和高頻陶瓷電容，正確的選擇退耦電容，要結(jié)合PCB的自諧振頻率，退耦電容的自諧振頻點(diǎn)必須高于需要抑制的時(shí)鐘諧波或開關(guān)頻率，對(duì)于信號(hào)沿速率小于2ns的電路，電容自諧振頻率一般選在10～30MHz之間。選擇旁路和退耦電容要根據(jù)邏輯器件和電路的時(shí)鐘速度計(jì)算儲(chǔ)電容量和放電頻率，電容值的大小根據(jù)電容所在電路的阻抗決定，在頻率低于自諧振頻率時(shí)，電容具有電容特性，高于自諧振頻點(diǎn)以后，因受引腳和引線的影響，電容開始表現(xiàn)出電感特性，電感特性削弱了電容的退耦，同時(shí)濾除電源和地之間射頻干擾的功能[7]，表1列出了兩種陶瓷電容的諧振頻率。

挑選和使用退耦電容時(shí)的另一個(gè)重要參數(shù)是引腳電感，SMT電容以其較低的引腳電感在高頻特性上優(yōu)于通孔安裝電容，表2給出了一個(gè)15nH電感的阻抗幅頻特性。

表1和表2適用于選取帶有軸向或徑向引腳的電容，表面粘貼元件引腳電感小，自諧振頻率比普通元件高出約100倍，鋁電解電容不能用于高頻退耦，一般適用于電源子系統(tǒng)或電源線濾波；常用的0.1μF退耦電容的感性很強(qiáng)，無法提供50MHz一樣的充電電流。

3 PCB板中退耦和旁路電容的選擇

（1）電容的選擇要按照其產(chǎn)品設(shè)計(jì)手冊(cè)中的自諧振頻率為選擇基礎(chǔ)，使其滿足電子設(shè)備設(shè)計(jì)時(shí)鐘速率的需要和對(duì)噪聲信號(hào)的抑制。

（2）為了達(dá)到預(yù)期的退耦效果，在所需的頻率范圍內(nèi)，要盡量多增加退耦電容，如圖6所示，22nF電容的有用阻抗的頻率范圍為6M～40MHz，為了避開其自諧振頻率11MHz左右的頻率段，必須在6M～40MHz的頻率范圍內(nèi)盡量多的加電容已達(dá)到所需的退耦效果。

（3）為了減少寄生阻抗，一般在集成塊每個(gè)電源引腳的附近都要放置至少一個(gè)退耦電容。

（4）在同一個(gè)PCB板層上放置集成塊和旁路電容，圖7中過孔的附加阻抗幫助避免了噪聲向系統(tǒng)其余部分的擴(kuò)散[9]。

4 結(jié)束語

恰當(dāng)?shù)倪x擇電容在PCB電磁兼容設(shè)計(jì)中相當(dāng)重要，這樣可以節(jié)約成本、增強(qiáng)性能、提高可靠性，能達(dá)到產(chǎn)品設(shè)計(jì)的預(yù)期性能。以上電容的選擇方法是筆者多年P(guān)CB電磁兼容設(shè)計(jì)方法的總結(jié)，對(duì)PCB設(shè)計(jì)中滿足電磁兼容性有一定的指導(dǎo)意義。

參考文獻(xiàn)：

[1]Montrose.Printed Circuit Board Design Techniques For EMC Compliance[M].Piscataway，IEEE Press，2013，12.

[2]Johnson.High Speed Digital Design[M].Englewood Cliffs，Prentice Hall，2013.

[3]黃盛霖，姜海勛.混合印制電路板的電磁兼容設(shè)計(jì)[J].電子產(chǎn)品可靠性與環(huán)境試驗(yàn)，2005（02）.

[4]朱玉堂，許力.變頻器的電磁兼容及抑制[J].機(jī)電工程，2005（05）.

[5]楊建華，劉承，舒曉武.電磁干擾在數(shù)字電路板設(shè)計(jì)中的研究[J].實(shí)驗(yàn)室研究與探索，2003（02）.

[6]呂英華.信號(hào)完整性分析與實(shí)現(xiàn)[J].電氣技術(shù)，2007（02）.

[7]潘亞培，吳明贊，李竹.基于有限元法的高頻開關(guān)電源PCB電磁兼容設(shè)計(jì)與仿真[J].電子器件，2012（04）.

[8]祝秀波.電力系統(tǒng)二次設(shè)備PCB板抗干擾與信號(hào)完整性分析[D].華北電力大學(xué)，2011.

[9]張繼輝.淺談PCB基本設(shè)計(jì)和抗干擾設(shè)計(jì)要求[A].2009第十三屆全國(guó)可靠性物理學(xué)術(shù)討論會(huì)論文集[C].2009.

[10]吉虹鋼.電磁兼容輻射騷擾試驗(yàn)中輔助裝置整改的研究與實(shí)踐[J].電子世界，2017（16）.endprint